资源列表

« 1 2 ... .47 .48 .49 .50 .51 252.53 .54 .55 .56 .57 ... 4311 »

[VHDL编程vhdl

说明:串并转换和PN码产生的VHDL程序 希望对刚学习VHDL语言的同学有帮助!-And the PN code string and convert VHDL program generated just want students to learn VHDL, help!
<ls112853> 在 2024-11-17 上传 | 大小:1kb | 下载:0

[VHDL编程4-multiplier-_vhdl

说明:4 bit multiplier which can be use for making projects......can also be stimulated on spartan kits
<jj> 在 2024-11-17 上传 | 大小:1kb | 下载:0

[VHDL编程SPI_interface(VHDL)

说明:SPI接口模块源代码(VHDL)语言,经过产品应用测试。-SPI interface module source code (VHDL language), after product application testing.
<Field> 在 2024-11-17 上传 | 大小:1kb | 下载:0

[VHDL编程vhdl-vga

说明:VGA 用FPGA驱动VGA显示器并控制部分及横条、竖棋盘格-VGA monitor with a VGA driver and control the FPGA part and the bar, vertical checkerboard
<杨宇> 在 2024-11-17 上传 | 大小:1kb | 下载:0

[VHDL编程hamming

说明:用CPLD编写汉明码,在串口输出汉明码序列-Hamming code written by CPLD, Hamming code sequence in the serial output
<miya> 在 2024-11-17 上传 | 大小:1kb | 下载:0

[VHDL编程chuankou

说明:串口,电脑可接受,可发送;fpga实验主板通过串口线同样可接收发送-Serial port, the computer is acceptable, can be sent fpga board experiments also can be received via the serial line to send
<苦苦> 在 2024-11-17 上传 | 大小:1kb | 下载:0

[VHDL编程jiaotongdeng

说明:交通灯,红黄绿黄依次亮,黄灯亮的时间相对较短,红绿灯亮的时间一样-Traffic lights, red yellow and green turn yellow light, yellow light of the relatively short time, the same time, bright lights
<苦苦> 在 2024-11-17 上传 | 大小:1kb | 下载:0

[VHDL编程leijiaqi

说明:从000000000到11111111其中步进为K(随便设,)逐步增加,每遇到上升沿时进行增加-One step from 000,000,000 to 11,111,111 for the K (casual set,) and gradually increased to increase when the rising edge of each encounter
<苦苦> 在 2024-11-17 上传 | 大小:1kb | 下载:0

[VHDL编程randomization

说明:数字电视DVB-C/T调制器的randomize模块-Digital TV DVB-C/T randomize the modulator module
<yuzhiwu> 在 2024-11-17 上传 | 大小:1kb | 下载:0

[VHDL编程redwire

说明:基于FPGAEASY060的红外发送,接收及数码管显示-Based on the FPGAEASY060 infrared sending, receiving and digital tube display
<吴寿武> 在 2024-11-17 上传 | 大小:1kb | 下载:0

[VHDL编程sclock_01

说明:verilog 秒表,利用视觉暂留,时钟频率-verilog stopwatch
<sonia> 在 2024-11-17 上传 | 大小:1kb | 下载:0

[VHDL编程clk

说明:时钟的产生和测试 ,并采用了状态机的方法-Clock generation and testing, and using the state machine approach
<朱艳丽> 在 2024-11-17 上传 | 大小:1kb | 下载:0
« 1 2 ... .47 .48 .49 .50 .51 252.53 .54 .55 .56 .57 ... 4311 »

源码中国 www.ymcn.org