资源列表
[VHDL编程] TrafficLight
说明:一个简单的交叉路*通灯电路设计图,主干道与次干道等待时间不同-A simple traffic light intersection design circuits, main roads and secondary roads in different waiting time<戴连鹏> 在 2024-11-17 上传 | 大小:1kb | 下载:0
[VHDL编程] LightControl
说明:经典的雷鸟车灯控制电路设计,各大高校实验必做题目-Thunderbird classic light control circuit design, major colleges and universities must do experimental subjects<戴连鹏> 在 2024-11-17 上传 | 大小:1kb | 下载:0
[VHDL编程] statemachine
说明:RTL级verilog代码 用状态机实现 将输入数据写入16位寄存器,输出其除以7所得的余数(4位)-RTL-lever verilog code Using FSM to realize the following function:input the data into a 16bit register, divide it by 7, and output the 4-bit remainder<Gary> 在 2024-11-17 上传 | 大小:1kb | 下载:0