[VHDL编程] FUNDAMENTALSOFDIGITALLOGICWITHVERILOGDESIGN

说明：FUNDAMENTALS OF DIGITAL LOGIC WITH VERILOG DESIGN 将verilog和数电很好的结合在一起讲解-FUNDAMENTALS OF DIGITAL LOGIC WITH VERILOG DESIGN Verilog and several will be a very good combination of power on
<赵博> 在 2024-11-17 上传 | 大小：6.49mb | 下载：0

[VHDL编程] CMOS-Circuit-Design-Layout-and-Simulations-Baker-

说明：a guide for simulation , synthesis ebook
<kanchantiwari> 在 2024-11-17 上传 | 大小：6.5mb | 下载：0

[VHDL编程] PS

说明：基于DE2平台的PS2键盘可视化虚拟钢琴的设计实现-Implemented based on the DE2 platform PS2 keyboard virtual piano design visualization
<钟维> 在 2024-11-17 上传 | 大小：6.5mb | 下载：0

[VHDL编程] VGA

说明：用Verilog HDL编写的VGA显示程序，可实现图像的显示，在DE2-70上测试通过，有很大的参考价值。-Prepared using Verilog HDL VGA display program, image display DE2-70 test by great reference value.
<李桐> 在 2024-11-17 上传 | 大小：6.48mb | 下载：0

[VHDL编程] MAX121_test

说明：max121，ad采集芯片，spi接口，fpga测试逻辑，verilog语言-max121, ad capture chip, spi interfaces, fpga test logic, verilog language
<蒋大鹏> 在 2024-11-17 上传 | 大小：6.5mb | 下载：0

[VHDL编程] DE1-SoC_User_manual

说明：DE1-soc使用说明书，详细的介绍了DE1的硬件配置，使用方式-DE1-soc manual, a detailed descr iption of the hardware configuration DE1 of use
<zhangming> 在 2024-11-17 上传 | 大小：6.5mb | 下载：0

[VHDL编程] fft-IPcore

说明：verilog编写，基于ISEfft的ip核研究，数据生成采用matlab，有仿真截图-verilog written, ip nuclear research ISEfft based on data generated using matlab, there are simulation screenshot
<段彦亮> 在 2024-11-17 上传 | 大小：6.48mb | 下载：0

[VHDL编程] BasicRSA

说明：VHDL RSA cypher for FPGA
<mitch> 在 2024-11-17 上传 | 大小：6.48mb | 下载：0

[VHDL编程] SP_SCH(Executable)

说明：调度器一般包括SP、RR、WFQ等，SP调度指的是绝对高优先级调度，此种调度不带权重概念，按照优先级进行调度。四个按键作为端口有效指示，2个LED发光二极管指示此时调度的端口号，可以按下KEY3按键，按下按键代表当前按键输入无效，然后观测LED，没有按下的时候LED1 LED0都发光，按下KEY3按键的时候LED1发光 LED0不发光，代表此时调度端口为2，不按下时候代表调度端口为3。 -The scheduler typically
<wangfeng> 在 2024-11-17 上传 | 大小：6.49mb | 下载：0

[VHDL编程] FPGA_exp2

说明：调节数码管显示的文件，适用于CYCLONE II 开发板， 用VHDL语言编写，非常适合移植进数字钟中以实现调节时间的功能。 多模块设计简单明了。-Adjust digital display files for CYCLONE II development board, using VHDL language, it is very suitable for transplantation into digital clock to
<陈俊奕> 在 2024-11-17 上传 | 大小：6.49mb | 下载：0

[VHDL编程] 四通道DDS信号发生器

说明：四通道DDS信号发生器，很好用的代码，大家一起分享(Four-channel DDS signal generator)
<sauno > 在 2024-11-17 上传 | 大小：6.48mb | 下载：0

[VHDL编程] sdram_ov5640_vga

说明：基于ov5640摄像头的实时视频采集，运用FPGA开发板(Complete the real-time image acquisition and VGA display function, the camera for the ov5640 series)
<wsweikkk> 在 2024-11-17 上传 | 大小：6.5mb | 下载：0