[VHDL编程] new_pwm

说明：一个PWM参数器，里面有所有仿真结果，在QUARTUS软件打开，自己设计的-A PWM parameters, and there are all the simulation results, in the Quartus software to open, own design
<杨杨> 在 2025-03-16 上传 | 大小：226kb | 下载：0

[VHDL编程] modelism-simulink

说明：Modelsim simulation elementary guidance -Modelsim simulation elementary guidance
<松竹> 在 2025-03-16 上传 | 大小：225kb | 下载：0

[VHDL编程] HDB

说明：FPGA实现HDB3码的编码与译码 采用EDA工具中的Quartus II 8.1作为软件平台，实现HDB3码数字基带信号的编码和译码。-FPGA Implementation of the HDB3 code encoding and decoding using Quartus II 8.1 EDA tools as a software platform, achieve the encoding and decoding o
<丁俊辉> 在 2025-03-16 上传 | 大小：225kb | 下载：0

[VHDL编程] 133545

说明：等精度数字频率计使用VERILO语言实现，大家可以-To such precision digital frequency the meter use VERILO language, we can see
<夏滢> 在 2025-03-16 上传 | 大小：225kb | 下载：0

[VHDL编程] zcjj

说明：该算法使用于AD转换，它是运用EDA技术通过对逐次渐进法进行编程实现的，运算快速，正确率高-The algorithm uses the AD converter, it is the use of EDA technology through programming on a successive approximation method, fast computing, the correct rate
<谭林> 在 2025-03-16 上传 | 大小：225kb | 下载：0

[VHDL编程] 3-8

说明：8实验八：利用语言实现3-8译码器、8实验八：利用语言实现3-8译码器-8 Experiment 8: the use of language to achieve 3-8 decoder 8 Experiment 8: language 3-8 decoder
<yaohuafu> 在 2025-03-16 上传 | 大小：225kb | 下载：0

[VHDL编程] q_74ls138

说明：在quartus II 9.1上用verilog原理图形式实现的74ls138功能的38译码器-38 of 74ls138 features achieve verilog schematic form in quartus II 9.1 decoder
<黄灼泉> 在 2025-03-16 上传 | 大小：225kb | 下载：0

[VHDL编程] PLL

说明：quartus II中IP核的使用案例，在程序里边调用了PLL核进行时钟的管理。-Quartus II IP core use cases, called in the program inside the PLL core clock management.
<李桐> 在 2025-03-16 上传 | 大小：225kb | 下载：0

[VHDL编程] JKchufaqi

说明：基于FPGA的JK触发器，用verilog写的，简单明了，适合初学者。-JK flip-flop based on FPGA, written in verilog, clear and simple, suitable for beginners.
<龙树东> 在 2025-03-16 上传 | 大小：225kb | 下载：0

[VHDL编程] FPGA

说明：基于FPGA的数字频率计的课程设计，附完整代码。-FPGA-based digital frequency meter course design, with complete code.
<姚华> 在 2025-03-16 上传 | 大小：225kb | 下载：0

[VHDL编程] eetop.cn_Uvm_spi_bl_reg_tb

说明：uvm apb verification env
<杨磊> 在 2025-03-16 上传 | 大小：225kb | 下载：0

[VHDL编程] usb

说明：verilog rtl code for usb controller.
<zhcheng06 > 在 2025-03-16 上传 | 大小：225kb | 下载：0