资源列表
[VHDL编程] phase_detector_top_v1.1
说明:使用virlog语言编写的一个 锁相环的程序。可直接在cpld中应用。-Virlog languages use a phase-locked loop procedure. Can be directly applied in the CPLD.<占敖> 在 2025-03-17 上传 | 大小:225kb | 下载:0
[VHDL编程] VGA_test50m
说明:利用VHDL实现CPLD(EPM240T100C5)的VGA屏幕输出-Using VHDL realize CPLD (EPM240T100C5) output of the VGA screen<ZXQ> 在 2025-03-17 上传 | 大小:225kb | 下载:1
[VHDL编程] verilog-traffic
说明:模拟一个简单的十字路*通灯(各个只有红绿黄灯,没有转弯灯)。交通灯一共有4 个状态,一是倒计时60 秒,同时亮南北方向绿灯、东西方向红灯;二是倒计时5 秒,同时数码管闪烁显示‘0’,同时亮南北方向红灯、东西方向黄灯;三是倒计时30 秒,东西方向亮红灯、南北方向绿灯;四是倒计时5 秒,数码管闪烁显示‘0’,东西方向亮黄、南北方向红灯。四个状态循环就构成了一个简单的交通灯(未了降低难度,我们设计简化交通灯,与真实情况不太一样)。-Simu<pudn> 在 2025-03-17 上传 | 大小:224kb | 下载:0
[VHDL编程] Cordic-arithmetic-pipeline
说明:FPGA实现基于Cordic算法的流水线结构设计,相关verilog语言代码-FPGA to realize the Cordic code<孙永林> 在 2025-03-17 上传 | 大小:224kb | 下载:0
[VHDL编程] 8-bit-Restoring-Divider
说明:Division is performed in four stages. After reset, the 8-bit numerator is “loaded” in the remainder register, the 6-bit denominator is loaded and aligned (by 2N− 1 for a N bit numerator), and the quotient register i<hooman hematkhah> 在 2025-03-17 上传 | 大小:224kb | 下载:0