资源列表

« 1 2 ... .31 .32 .33 .34 .35 2336.37 .38 .39 .40 .41 ... 4311 »

[VHDL编程plus_lib

说明:这是一个用VHDL层次化设计的一个九九乘法表源文件,还包含仿真波形-This is a level VHDL design of a Jiujiuchengfabiao source, also includes simulation waveforms
<jipengfei> 在 2025-03-17 上传 | 大小:225kb | 下载:0

[VHDL编程phase_detector_top_v1.1

说明:使用virlog语言编写的一个 锁相环的程序。可直接在cpld中应用。-Virlog languages use a phase-locked loop procedure. Can be directly applied in the CPLD.
<占敖> 在 2025-03-17 上传 | 大小:225kb | 下载:0

[VHDL编程signal

说明:产生sinx+cosx波形 用于正交调制得测试信号 一次输出正交和同相分量 verilog语言-Sinx cosx generate quadrature modulation waveforms for a test signal and an output quadrature-phase component with the Verilog language
<杨洁> 在 2025-03-17 上传 | 大小:225kb | 下载:0

[VHDL编程VGA_test50m

说明:利用VHDL实现CPLD(EPM240T100C5)的VGA屏幕输出-Using VHDL realize CPLD (EPM240T100C5) output of the VGA screen
<ZXQ> 在 2025-03-17 上传 | 大小:225kb | 下载:1

[VHDL编程2008803

说明:按键在数字电路设计中经常用到。按键的弹跳现象是数字系统设计中存在的客观问题。按键是机械触点,当接触点断开或闭合时会产生抖动。为使每一次按键只做一次响应,就必须去除抖动。本文对按键的抖动信号进行了分析,并通过计数器的方式完成了消除抖动电路模块的设计-?
<顾鹏伟> 在 2025-03-17 上传 | 大小:225kb | 下载:0

[VHDL编程verilog-traffic

说明:模拟一个简单的十字路*通灯(各个只有红绿黄灯,没有转弯灯)。交通灯一共有4 个状态,一是倒计时60 秒,同时亮南北方向绿灯、东西方向红灯;二是倒计时5 秒,同时数码管闪烁显示‘0’,同时亮南北方向红灯、东西方向黄灯;三是倒计时30 秒,东西方向亮红灯、南北方向绿灯;四是倒计时5 秒,数码管闪烁显示‘0’,东西方向亮黄、南北方向红灯。四个状态循环就构成了一个简单的交通灯(未了降低难度,我们设计简化交通灯,与真实情况不太一样)。-Simu
<pudn> 在 2025-03-17 上传 | 大小:224kb | 下载:0

[VHDL编程Cordic-arithmetic-pipeline

说明:FPGA实现基于Cordic算法的流水线结构设计,相关verilog语言代码-FPGA to realize the Cordic code
<孙永林> 在 2025-03-17 上传 | 大小:224kb | 下载:0

[VHDL编程tlc549adc

说明:利用状态机实现对TLC549的采样控制,实验时可调节电位器RW1(在开发板底板左下角),改变ADC 的模拟量输入值,数据采集读取后在数码管上显示。可以自己用万用表测一下输入电压, 然后与读取到的数据比较一下。注意:数码管显示的数据不是最终结果,还需要转换。 转换方法: 比如,采样电压值为V ,ADC转换后读取的8位二进制数为D,Vref为参考电压值,这里是2.5V 那么以下等式成立: V=(D/256)*Vref
<王鸿雪> 在 2025-03-17 上传 | 大小:224kb | 下载:0

[VHDL编程tlc549adc

说明:在FPGA上实现tlc945的模数转换,并用七段数码管显示-FPGA tlc945
<解剑絮> 在 2025-03-17 上传 | 大小:224kb | 下载:0

[VHDL编程8-bit-Restoring-Divider

说明:Division is performed in four stages. After reset, the 8-bit numerator is “loaded” in the remainder register, the 6-bit denominator is loaded and aligned (by 2N− 1 for a N bit numerator), and the quotient register i
<hooman hematkhah> 在 2025-03-17 上传 | 大小:224kb | 下载:0

[VHDL编程VCS

说明:vcs介绍使用方法 介绍如何具体使用synopsys公司的软件(VCs describes the use of the method)
<觉感 > 在 2025-03-17 上传 | 大小:224kb | 下载:0

[VHDL编程龙芯二代开源处理器内核源代码

说明:龙芯二代开源处理器内核源代码,Verilog格式
<EEOOFF> 在 2021-09-25 上传 | 大小:224.4kb | 下载:0
« 1 2 ... .31 .32 .33 .34 .35 2336.37 .38 .39 .40 .41 ... 4311 »

源码中国 www.ymcn.org