[VHDL编程] my_counter10_test2

说明：本程序是用vhdl语言来描写的10进制计数器-decimal counter
<yang> 在 2025-03-16 上传 | 大小：226kb | 下载：0

[VHDL编程] fpu_double_latest.tar

说明：floating point multiplier unit developed in vhdl
<challu> 在 2025-03-16 上传 | 大小：226kb | 下载：0

[VHDL编程] sdram_tequan2

说明：sdram与UART联合调试代码,通过UART传送数据至SDRAM，然后再从SDRAM中读出来-sdram and UART
<cheng> 在 2025-03-16 上传 | 大小：226kb | 下载：0

[VHDL编程] ultimate_crc_latest.tar

说明：CRC循环校验源代码，来源于OPENCOREs,用于数字电路中的错误检验。-CRC Cyclic check source code from the OPENCOREs, the error checking used in the digital circuit.
<jiangxingtong> 在 2025-03-16 上传 | 大小：226kb | 下载：0

[VHDL编程] full

说明：Basic full adder in dataflow model
<madhanmohan> 在 2025-03-16 上传 | 大小：226kb | 下载：0

[VHDL编程] fpu_double_latest.tar

说明：经过FPGA验证的VHDL全精度浮点运算单元-double floating point unit in VHDL
<zhxb> 在 2025-03-16 上传 | 大小：226kb | 下载：0

[VHDL编程] cpu

说明：该源码为之前上传的allcpu 的仿真代码testbench，使用modsim进行仿真。-The source code for previously uploaded allcpu simulation code testbench, use modsim simulation.
<晓东> 在 2025-03-16 上传 | 大小：226kb | 下载：0

[VHDL编程] Example8

说明：一个基于FPGA的4位流水乘法器的小程序，设置了时钟输入，数据输入，并输出结果。-One of four water-based FPGA multiplier applet, set the clock input, data input and output.
<卢进> 在 2025-03-16 上传 | 大小：226kb | 下载：0

[VHDL编程] mylu

说明：catapult c任意维矩阵求逆程序，已完成verilog语言转换验证。-catapult c matrix inverse program。
<wangjun> 在 2025-03-16 上传 | 大小：226kb | 下载：0

[VHDL编程] Decoder

说明：decoder 3 to 8 verilog
<hai> 在 2025-03-16 上传 | 大小：226kb | 下载：0

[VHDL编程] yima

说明：利用VHDL语言编写的译码程序，使用一位数码管进行显示-Using VHDL language decoding program that uses a digital display using VHDL language decoding program that uses a digital tube display
<林迷糊> 在 2025-03-16 上传 | 大小：226kb | 下载：0

[VHDL编程] Version1_6

说明：基于VHDL硬件语言描述的mc8051的IP核，适用于将8051IP核移植到FPGA开发板上的实验，极大的减轻了初学者的工作量- U57FA u4E8EVHDL u786C u4EF6 u8BED u8A0 u63CF u8FF0 u7684mc8051 u7684IP u6838 uFF0C u9002 u7528 u4E8E u5C068051IP u6838 u79FB u690D u523
<解兵兵> 在 2025-03-16 上传 | 大小：226kb | 下载：0