[VHDL编程] decoder_38_vhdl

说明：FPGA的三八译码器的实现，VHDL编写-FPGA implementation of the March Eighth decoder, VHDL writing
<小刘> 在 2025-03-17 上传 | 大小：223kb | 下载：0

[VHDL编程] CORDIC_FPGA

说明：摘要：本文在传统CORDIC算法的基础之上，通过增加迭代次数，对参数进行了优化筛选， 提高了运算精度，使设计出的软核能够在精度要求较高的场合中运行，如实时语音、图 像信号处理、滤波技术等。输出数据经过IEEE-754标准化处理，能够直接兼容大多数处 理器，扩展了其应用范围。最终在Altera公司NiosⅡ处理器中通过增加自定义指令的方 式完成了硬件实现。 关键字：CORDIC ,自定义指令, IEEE-754标准化处
<daisywmc> 在 2025-03-17 上传 | 大小：223kb | 下载：0

[VHDL编程] lab4

说明：this is a verilog code for shift registers
<jacob> 在 2025-03-17 上传 | 大小：223kb | 下载：0

[VHDL编程] opencores_i2c

说明：I2C 总线协议通过两线串行数据SDA 和串行时钟SCL 线在连接到总线的器件间传递信息,每个器件都有一个唯一的地址识别,而且都可以作为一个发送器或接收器.-Through the two-wire I2C serial bus protocol data SDA and serial clock SCL line is connected to the bus transfer information between devices,
<houge> 在 2025-03-17 上传 | 大小：223kb | 下载：0

[VHDL编程] text1

说明：quatuasII的练测试代码，可以根据这份资料自我学习，增强自信-quatuasII the practice test code, this information can self-learning and enhance self-confidence
<zhushida> 在 2025-03-17 上传 | 大小：223kb | 下载：0

[VHDL编程] verilog_calculator

说明：一个Verilog写的简易计算器。能进行二进制加减乘除运算，操作数通过按键输入并用数码管显示。当按下运算符号键后，计算器进行两个数的运算，数码管将结果显示出来。-A simple calculator written in Verilog. Binary addition and subtraction to multiplication and division, operating a few keystrokes and use
<张立> 在 2025-03-17 上传 | 大小：223kb | 下载：0

[VHDL编程] Asynchronous-communication-examples

说明：FPGA 上的嵌入式系统设计实例，SPARTEN-3E-FPGA, embedded system design example, SPARTEN-3E
<lifeng> 在 2025-03-17 上传 | 大小：223kb | 下载：0

[VHDL编程] CPL

说明：CPLD技术在脱靶量测量中的研究CPLD technology in the miss distance measurement in the study-CPLD technology in the miss distance measurement in the study
<pass> 在 2025-03-17 上传 | 大小：223kb | 下载：0

[VHDL编程] AND2V1

说明：verilog hdl 关于与门的使用,非常使用-about and gate user with verilog hdl
<王强> 在 2025-03-17 上传 | 大小：223kb | 下载：0

[VHDL编程] mltiply_machine

说明：verilog语言写的乘法器，每一步经过验证，毫发无损，拿出来与大家共享，在quartus II 上编程，仿真在cyclone 2上！！谢谢！-written multiplier verilog language, every step of the proven, intact, and show to share the quartus II on programming, simulation in cyclone 2 on!
<谷向前> 在 2025-03-17 上传 | 大小：223kb | 下载：0

[VHDL编程] bsconvert

说明：基于FPGA的实现数据串并转换的程序，可以把8位串行数据转换为8位并行数据，或把8位并行数据转换为8位串行数据等-FPGA-based string and data conversion procedures, can be 8-bit serial data into 8-bit parallel data, or the 8-bit 8-bit parallel data into serial data
<于风> 在 2025-03-17 上传 | 大小：223kb | 下载：0

[VHDL编程] trafficlights

说明：vhdl课程设计的交通灯完整可执行程序，最终评为优秀-vhdl program designed to complete the traffic lights executable program, and ultimately as good
<苏亮亮> 在 2025-03-17 上传 | 大小：223kb | 下载：0