资源列表

« 1 2 ... .31 .32 .33 .34 .35 2336.37 .38 .39 .40 .41 ... 4311 »

[VHDL编程eth_interface

说明:基于FPGA的以太网接口的实现。 使用方法: 1.拷贝到硬盘。 2.用ISE创建项目,分别加入各个代码文件,即可。-FPGA-based Ethernet interface. Use: 1. Copy to your hard disk. 2. With ISE to create items to the various code files, you can.
<田文军> 在 2025-03-17 上传 | 大小:121kb | 下载:0

[VHDL编程BCD

说明:vhdl写的十进制转BCD的源代码-vhdl decimal to BCD written the source code~~~~~~~~~~~~~~~~~
<zll> 在 2025-03-17 上传 | 大小:121kb | 下载:0

[VHDL编程fpgaverilog

说明:使用方法: 1.拷贝到硬盘。 2.用ISE创建项目,分别加入各个代码文件,即可。-Use: 1. Copy to your hard disk. 2. With ISE to create items to the various code files, you can.
<chao > 在 2025-03-17 上传 | 大小:121kb | 下载:0

[VHDL编程chengfa

说明:用Verilog语言编写的乘法器,程序运行完全可用!-Multipliers with the Verilog language, the program runs completely available!
<韩瑞> 在 2025-03-17 上传 | 大小:121kb | 下载:0

[VHDL编程led

说明:跑马灯 简单实用很适合初学者 希望对大家有用-Marquee is simple and practical very suitable for beginners want to be useful to everyone
<柳春青> 在 2025-03-17 上传 | 大小:121kb | 下载:0

[VHDL编程S1_38yima

说明:3-8译码器的VHDL语言实现的源程序代码-3-8Decoder
<王景波> 在 2025-03-17 上传 | 大小:121kb | 下载:0

[VHDL编程FIR_VHDL

说明:filtre fir a 3 coefficient (tous les bloc et les processeur elementaires
<khaled > 在 2025-03-17 上传 | 大小:121kb | 下载:0

[VHDL编程1MEMOCODE4_dave_contest

说明:Hardware Acceleration of Matrix Multiplication a Xilinx FPGA Nirav Dave, Kermin Fleming, Myron King, Michael Pellauer, Muralidaran Vijayaraghavan Computer Science and Artificial Intelligence Lab Massachusetts Insti
<lance> 在 2025-03-17 上传 | 大小:121kb | 下载:0

[VHDL编程fpga_vga

说明:用FPGA控制VGA显示各种图像和文字,彩条,横彩条,蔬菜条-FPGA VGA FPGA VGA FPGA VGA
<哈哈> 在 2025-03-17 上传 | 大小:121kb | 下载:0

[VHDL编程frequency

说明:基于XILINX平台设计的数字频率计,在FPGA内部设计信号源,产生100KHz方波,板上数码管用于显示被测信号频率,并显示6位有效数字,实现对TTL电平的测试,测量精度为10Hz。-: The digital frequency meter based on XILINX development terrace generates 100 KHz square waves by a supply oscillator within F
<wen> 在 2025-03-17 上传 | 大小:121kb | 下载:0

[VHDL编程foundatonise

说明:WATCHVER is a top level Verilog type project of a Stop Watch. DESIGN TYPE: Foundation ISE (chip V50 BG256 -6) -WATCHVER is a top level Verilog type project of a Stop Watch. DESIGN TYPE: Foundat
<SEEDSTART> 在 2025-03-17 上传 | 大小:121kb | 下载:0

[VHDL编程RISC_SPM

说明:简单risc cpu设计,本人通过书中的代码,又加了一些,已通过仿真。-Risc cpu simple design, I code by the book, but also added some, has been through simulation.
<王迪> 在 2025-03-17 上传 | 大小:121kb | 下载:0
« 1 2 ... .31 .32 .33 .34 .35 2336.37 .38 .39 .40 .41 ... 4311 »

源码中国 www.ymcn.org