[VHDL编程] xilinx_HDL_Codin

说明：很实用详细的HDL编程艺术技巧，是英文版的。包括触发器、同步、异步电路设计的等。-HDL programming in detail very practical artistic skills, is in English. Including flip-flops, synchronous and asynchronous circuit design and so on.
<杰夫> 在 2025-03-18 上传 | 大小：222kb | 下载：0

[VHDL编程] FSK_MOD_my

说明：verilog语言设计的用于fsk调制的源码-verilog language design for fsk modulation source
<咕嘟大树> 在 2025-03-18 上传 | 大小：222kb | 下载：0

[VHDL编程] rsa

说明：FORFPGA IMPLEMENTATION OF RSA ALGORITHM USING HDL
<HIMANSHU SINGH> 在 2025-03-18 上传 | 大小：222kb | 下载：0

[VHDL编程] PS_2

说明：ps2 键盘 VHDL源程序序 一个适合初学者的程序-ps2 keyboard VHDL source code sequence of a program for beginners
<ping> 在 2025-03-18 上传 | 大小：222kb | 下载：0

[VHDL编程] Lossless_Compression_Method_for_Bayer_Image_and_FP

说明：描述Bayer图像无损压缩的一种先进算法及其如何在FPGA上实现-Descr iption Bayer Image is an advanced lossless compression algorithms in the FPGA to achieve and how
<hunter> 在 2025-03-18 上传 | 大小：222kb | 下载：0

[VHDL编程] comp

说明：用VHDL设计实现3位二进制比较器，其中AB为两个数值输入端口，YAYBYCW为比较结果-VHDL Design and Implementation with 3-bit binary comparator which AB values ​ ​ for the two input ports, YAYBYCW to compare the results
<马媛> 在 2025-03-18 上传 | 大小：222kb | 下载：0

[VHDL编程] VHDL--testbench

说明：VHDL 的testbench 编写风格及技巧，有助利用modelsim做仿真，一看就会！-The testbench VHDL writing style and skills will help make using modelsim simulation, a look will be!
<陈华> 在 2025-03-18 上传 | 大小：222kb | 下载：0

[VHDL编程] verilogChapter-2

说明：续chapter01,给出了从入门到工程应用的一些实例，可以帮助初学者通过学习实例了解和掌握硬件描述语言的基本知识。-Continue chapter01, from entry to the project are given some examples of applications that can help beginners learn instance by hardware descr iption language to
<Alice Yang> 在 2025-03-18 上传 | 大小：222kb | 下载：0

[VHDL编程] Question1

说明：a four bit adder implemented with verilog programming
<Joe> 在 2025-03-18 上传 | 大小：222kb | 下载：0

[VHDL编程] auto_baud_latest.tar

说明：自动波特率识别系统.里面有比较详细的说明与注释。-this IS A auto baud track system code. you can see it in the document. if there is something wrong with it,please contract with me.
<stone> 在 2025-03-18 上传 | 大小：222kb | 下载：0

[VHDL编程] cConnvolutiono

说明：卷积码编码与维特比解码 当K为7 时 供大家参考-convolutional encoding and Viterbi decoding with k 1 2 7 rate
<> 在 2025-03-18 上传 | 大小：222kb | 下载：0

[VHDL编程] Verilog-summary

说明：verilog非阻塞赋值总结，很有用的总结-verilog non-blocking assignment summary
<杨睿> 在 2025-03-18 上传 | 大小：222kb | 下载：0