[VHDL编程] 3to8decoder

说明：this a 3 to 8 decoder ,set three button to get basic function-this is a 3 to 8 decoder, set three button to get basic function
<lucy> 在 2025-03-18 上传 | 大小：221kb | 下载：0

[VHDL编程] i2c

说明：基于DE2的I2C总线的简单应用,对于理解 24c02 的原理有很大的帮助-Based on the I2C bus DE2 simple application, 24c02 for understanding the principles of great help
<jibaozhang> 在 2025-03-18 上传 | 大小：221kb | 下载：0

[VHDL编程] codeworrior_dg128_ADC

说明：飞思卡尔公司单片机dg128 调试ad接口测试程序-freescale company mcu dg128 ，to test the ad interface
<中明经> 在 2025-03-18 上传 | 大小：221kb | 下载：0

[VHDL编程] 05_SPWM

说明：SPWM EVA下面的通用定时器T1工作于连续增/减计数模式，产生三角载波，载波频率为3000Hz，载波比N=60，因此调制波形正弦波的频率为50Hz。本实验中，调制度为0.8。-2812-SPWM EVA the following general timer T1 work/down to count the prototype model, produce the triangle carrier, the carrier fre
<杨美珍> 在 2025-03-18 上传 | 大小：221kb | 下载：0

[VHDL编程] A-Fast-CRC-Implementation-on-FPGA

说明：CRC错误检测是一个非常 电信应用上常见的功能。 对提高数据速率的发展要求 更多和更sofisticated实现。 在本文中，我们提出了一个方法来实现 管道结构为基础的CRC功能 多项式除法。它非常有效地改善 高速性能，允许从1 Gb / s的数据传输速率 4千兆位/秒，基于FPGA implementions根据 并行化水平（8至32位）。- The CRC error detection
<吴越强> 在 2025-03-18 上传 | 大小：221kb | 下载：0

[VHDL编程] BCDdecode

说明：七段 BCD 译码的实现，可以实现基础电路的译码功能，比较简单！-BCD decoder
<sunjunfeng> 在 2025-03-18 上传 | 大小：221kb | 下载：0

[VHDL编程] verilog8

说明：Learning Verilog Chinese Version Part 8
<VIJAY> 在 2025-03-18 上传 | 大小：221kb | 下载：0

[VHDL编程] CODER

说明：基于FPGA的8线-3线优先编码器的设计，QuartusII编译通过，采用VHDL语言编写。-Based on FPGA eight line-3 line is preferred encoder design, QuartusII compile, USES the VHDL language.
<左云华> 在 2025-03-18 上传 | 大小：221kb | 下载：0

[VHDL编程] Timer

说明：数字电子时钟的设计 能够报时 调整 整点报时-The design of digital electronic clock to chime adjustment
<黄国猛> 在 2025-03-18 上传 | 大小：221kb | 下载：0

[VHDL编程] zhilingyimaq

说明：指令译码器电路的设计，包含具体程序和步骤，使用了QuartusⅡ和ModelSim软件。-Instruction decoder circuit design, including specific procedures and steps to use the Quartus Ⅱ and ModelSim software.
<victoria> 在 2025-03-18 上传 | 大小：221kb | 下载：0

[VHDL编程] beep

说明：学习FPGA的入门程序，采用verilog语言，对时钟进行分频，控制蜂鸣器发声，可以发出七个音色，希望大家好好学习学习。-Learning FPGA entry procedures, using verilog language, clock frequency, control the buzzer sound can be issued seven tones, I hope you learn to learn.
<小育文子> 在 2025-03-18 上传 | 大小：221kb | 下载：0

[VHDL编程] Lab2_comp2bit

说明：二位比较器的设计与实现,基于SPARTAN-6 XC6SLX16开发板.nexy3-SPARTAN-6 XC6SLX16.nexy3。
<penglx1803> 在 2025-03-18 上传 | 大小：221kb | 下载：0