[VHDL编程] sbq

说明：示波器的深入了解，可以对示波器的更过功能有所了解-In-depth understanding of the oscilloscope, the oscilloscope over function to understand
<王海发> 在 2025-03-17 上传 | 大小：222kb | 下载：0

[VHDL编程] deng

说明：HDL verilog 电子密码锁 输入错误后有报警 输入正确后有提示-HDL Verilog electronic code lock input errors have prompted alarm input is correct
<钱广超> 在 2025-03-17 上传 | 大小：222kb | 下载：0

[VHDL编程] fpga

说明：《无线通信FPGA设计》书的源代码 ，包括matlab和verilog~-FPGA design of wireless communication book source code, to include matlab and verilog ~~
<文嵩> 在 2025-03-17 上传 | 大小：222kb | 下载：0

[VHDL编程] xilinx_HDL_Coding

说明：HDL编程的一些技巧，对vhdl，verilog HDL编码很有帮助。-HDL programming skills, vhdl, verilog HDL coding helpful.
<常飞> 在 2025-03-17 上传 | 大小：222kb | 下载：0

[VHDL编程] I2C_SPI_UART__CME

说明：京微雅阁FPGA的接口例程,几种常见的接口，针对51内核的-Beijing micro Accord FPGA interface routines, several common interface, for 51 cores
<yy> 在 2025-03-17 上传 | 大小：222kb | 下载：0

[VHDL编程] FPGA-UART

说明：基于ＶＨＤＬ的语言编写的串口通信。是使用的EP2C8Q208芯片。-Based on the VHDL language serial communications. Is EP2C8Q208 chips used.
<liu> 在 2025-03-17 上传 | 大小：222kb | 下载：0

[VHDL编程] regfile

说明：寄存器组，有4个16位寄存器组成，功能可以先读后写再读。-Register set, there are four 16-bit registers, functions can be read before write read.
<痴心> 在 2025-03-17 上传 | 大小：222kb | 下载：0

[VHDL编程] freq

说明：基于FPGA的频率计，用verilog语言实现，在标准时钟周期内进行计数，得到信号的频率。-FPGA-based frequency meter, using verilog language, the standard clock counted to obtain the frequency of the signal.
<allen> 在 2025-03-17 上传 | 大小：222kb | 下载：0

[VHDL编程] clock

说明：原创数字钟verilog程序，能实现数字钟基本功能，如：计数，跑表，定时，闹钟。用于ISE软件。-Original digital clock verilog procedures, to achieve the basic functions of digital clock, such as: counting, stopwatch, timer, alarm clock.
<李悦> 在 2025-03-17 上传 | 大小：222kb | 下载：0

[VHDL编程] sp6ex6

说明：按键消抖与LED开关实例，5个导航按键的按下与 否，对应控制LED D2/D3/D4/D5/D6的亮灭切换-Key debounce switch with LED example, 5 navigation keys and press No, the corresponding LED control D2/D3/D4/D5/D6 light off switch
<chi> 在 2025-03-17 上传 | 大小：222kb | 下载：0

[VHDL编程] 232串口程序

说明：实现FPGA平台下串口通信，支持波特率选择，测试稳定。使能信号下降沿有效(Serial communication, support baud rate selection)
<疯狂の程序猿 > 在 2025-03-17 上传 | 大小：222kb | 下载：0

[VHDL编程] VLSI_IEEE_2016_List

说明：VHDL IEEE 2016,2017 Project List
<blore > 在 2025-03-17 上传 | 大小：222kb | 下载：0