资源列表

« 1 2 ... .06 .07 .08 .09 .10 1111.12 .13 .14 .15 .16 ... 4311 »

[VHDL编程cordic

说明:cordic算法的Verilog HDL具体实现-CORDIC algorithm specific realize Verilog HDL
<王伟> 在 2025-02-12 上传 | 大小:7kb | 下载:0

[VHDL编程VHDL

说明:VHDL 设计中电路简化问题的探讨 word文件-VHDL design of the circuit to simplify the problem of word document
<王分> 在 2025-02-12 上传 | 大小:7kb | 下载:0

[VHDL编程8220256202

说明:
<z> 在 2025-02-12 上传 | 大小:7kb | 下载:0

[VHDL编程cpu

说明:
<guan> 在 2025-02-12 上传 | 大小:7kb | 下载:0

[VHDL编程chronograph

说明:VHDL记秒的一个小程序(测试通过,en为使能端高电平有效)-VHDL seconds recorded in a small program (the test, en to enable effective high-end)
<qlz> 在 2025-02-12 上传 | 大小:7kb | 下载:0

[VHDL编程mmcfpgaconfig.tar

说明:基于FPGA的MMC卡实现,内部包含了C++仿真调试代码以及FPGA的实现代码,建立工程后可以之间编译调试-FPGA-based MMC card, Internal contains C++ Simulation debugging code, as well as the realization of FPGA code, the establishment of the project can be between the com
<王弋妹> 在 2025-02-12 上传 | 大小:7kb | 下载:0

[VHDL编程memio

说明:最新VHDL 模块,实现对SRAM的控制,能直接用在ALTEAR XILLIX 等 FPGA上,-Latest VHDL modules to realize the control of SRAM can be directly used for ALTEAR XILLIX such as FPGA, the
<骑士> 在 2025-02-12 上传 | 大小:7kb | 下载:0

[VHDL编程UART

说明:输入时钟20M,波特率为9600,实现串口收发功能,通过修改内部分频系数可实现其它波特率的收发-Input clock 20M, the baud rate for 9600, Serial transceiver functions, by modifying the frequency of some other baud rate coefficient can realize the transceiver
<杨启勇> 在 2025-02-12 上传 | 大小:7kb | 下载:1

[VHDL编程DS18B20FPGA

说明:VHDL设计的ds18b20的测温程序,欢迎测试请不要直接复制,可能不好显示。-VHDL design of the measurement procedures DS18B20 welcome Please do not directly copy the test may not show.
<aaaa> 在 2025-02-12 上传 | 大小:7kb | 下载:0

[VHDL编程ps2

说明:PS2接口的VHDL实现,希望对大家有帮助。-PS2 interface VHDL realize, in the hope that everyone has to help.
<张开文> 在 2025-02-12 上传 | 大小:7kb | 下载:0

[VHDL编程am2901

说明:4位MCU AM2901的完整VHDL程序,AM2901为主程序,其他为实体库-4 MCU AM2901 complete VHDL program, AM2901-based procedures, other entities, the Treasury
<lxy> 在 2025-02-12 上传 | 大小:7kb | 下载:0

[VHDL编程zigzag

说明:用于FPGA的Z变化算法的HDL编码,包括VHDL及Verilog代码。可用于JPEG及MPEG压缩算法。-脫脙脫脷FPGA渭脛Z 卤 盲 禄炉 脣茫 篓 渭脛HDL 卤 脿脗毛 拢 卢 掳 眉脌 篓 VHDL 录 掳 Verilog
<caesar> 在 2025-02-12 上传 | 大小:7kb | 下载:0
« 1 2 ... .06 .07 .08 .09 .10 1111.12 .13 .14 .15 .16 ... 4311 »

源码中国 www.ymcn.org