[VHDL编程] ImplementLUT-baseFIRFilterwithVHDL

说明：用VHDL语言实现查找表方法有限冲击响应滤波器-VHDL language used lookup table method to achieve finite impulse response filter
<贺欧> 在 2025-02-12 上传 | 大小：7kb | 下载：0

[VHDL编程] SRAM_controller

说明：asynchronus SRAM controller
<Vijay Baraiya> 在 2025-02-12 上传 | 大小：7kb | 下载：0

[VHDL编程] cordicDDS

说明：Cordic算法实现DDS的Verilog 源码,14位精度，非常实用的。-DDS algorithm Cordic the Verilog source code, 14-bit accuracy, very practical.
< 王王> 在 2025-02-12 上传 | 大小：7kb | 下载：0

[VHDL编程] seqdet

说明：Verilog编写的有限状态机的程序，实现对一二进制序列的检测，该有限状态机提供8个状态的，可以任意修改，作为测试。-Verilog written procedures for finite state machines to achieve the detection of a binary sequence, the finite state machine with 8 states, and can be freely mod
<大安> 在 2025-02-12 上传 | 大小：7kb | 下载：0

[VHDL编程] de2vga

说明：DE2 VGA控制代码，de2上控制VGA-DE2 VGA control code, de2 to control VGA
<panchao> 在 2025-02-12 上传 | 大小：7kb | 下载：0

[VHDL编程] uart_0910

说明：uart串口传输的verilog RTL级源码，已通过仿真验证。文件主要包含发送、接受位处理，发送、接受字节帧处理，对学习串口通信的朋友很有帮助-uart serial transmission verilog RTL-level source code has been verified by simulation. File mainly contains the send, receive digital processing,
<*> 在 2025-02-12 上传 | 大小：7kb | 下载：0

[VHDL编程] bitadder

说明：verilog code for 4 bit adder
<sandeep> 在 2025-02-12 上传 | 大小：7kb | 下载：0

[VHDL编程] 4x2_priorityencoder

说明：verilog code for priority encoder
<sandeep> 在 2025-02-12 上传 | 大小：7kb | 下载：0

[VHDL编程] chap9

说明：用assign 语句描述的三态门，三态双向驱动器，3-8 译码器，8-3 优先编码器-With the assign statement describing the three-state gate, three-state bi-directional drive, 3-8 decoder ,8-3 priority encoder, etc.
<chencong> 在 2025-02-12 上传 | 大小：7kb | 下载：0

[VHDL编程] mt48lc4m32b2.v

说明：SDRAM VHDL/Verilog simulation model
<Ravi> 在 2025-02-12 上传 | 大小：7kb | 下载：0

[VHDL编程] PROJECT

说明：这是LVDS的测试源文件，经运行后正确。-this is a lvds Programme.
<yuedongxu> 在 2025-02-12 上传 | 大小：7kb | 下载：0

[VHDL编程] QuartusII_Warning_analyse

说明：quartus2警告信息解决办法补充说明。 -quartus2 warning message solution supplement. quartus2 warning message solution supplement.
<龙也> 在 2025-02-12 上传 | 大小：7kb | 下载：0