[VHDL编程] SubDDS

说明：generate the sine wave using DSP Builder
<loo> 在 2025-02-12 上传 | 大小：7kb | 下载：0

[VHDL编程] verilog

说明：多功能数字时钟的verilog语言描述，基于quarters II平台-Multifunction digital clock verilog language descr iption of quarters II-based platforms
<lvlv> 在 2025-02-12 上传 | 大小：7kb | 下载：0

[VHDL编程] vuhftranciever

说明：implementation of MMI and intermodule communication in vhf or uhf tranciever
<Ayesha> 在 2025-02-12 上传 | 大小：7kb | 下载：0

[VHDL编程] fpga_sec

说明：学习使用波形比较功能的基本方法,ModelSim的波形比较的功能可以将当前仿真与一个参考数据（WLF文件）进行比较，比较的结果可以在波形窗口或者列表窗口中查看，也可以将比较的结果生成一个文本文件-Learning to use the wave function of the basic method of comparison, ModelSim wave function can be compared with a referen
<崔慧娟> 在 2025-02-12 上传 | 大小：7kb | 下载：0

[VHDL编程] control_fsm_rtl.vhd

说明：ALU 有限状态机 ALU 有限状态机 ALU 有限状态机 ALU 有限状态机 ALU 有限状态机-ALU FSMALU FSMALU FSMALU FSMALU FSMALU FSMALU FSMALU FSM
<王俊龙> 在 2025-02-12 上传 | 大小：7kb | 下载：0

[VHDL编程] fft_verilog

说明：FFT IP core 源码 状态控制机-FFT IP core
<chris> 在 2025-02-12 上传 | 大小：7kb | 下载：0

[VHDL编程] dct

说明：用vhdl语言来实现了dct离散余弦变换-With VHDL language to achieve the optimal discrete cosine transform
<yaxin324> 在 2025-02-12 上传 | 大小：7kb | 下载：0

[VHDL编程] dram_cntl

说明：DRAM Controller verilog file
<sachin> 在 2025-02-12 上传 | 大小：7kb | 下载：0

[VHDL编程] Xilinx_XUP_V2P

说明：Please read your package and describe it at least 40 bytes in English.
<manoj> 在 2025-02-12 上传 | 大小：7kb | 下载：0

[VHDL编程] digital_lock

说明：Verilog code for digital combinational lock //BCAC – Unlock sequence //wrong sequence –alaram goes on and goes off only after pressin another 4 wrong buttons. //once the lock is open ,we can close the lock by press
<deepa> 在 2025-02-12 上传 | 大小：7kb | 下载：0

[VHDL编程] cy7c1371c_vhdl_10

说明：cy7c1371c ZBT SRAM 的仿真模型，VHDL编写。-the simulate model of cy7c1371c,VHDL language.
<Tangyao> 在 2025-02-12 上传 | 大小：7kb | 下载：0

[VHDL编程] 1

说明：串并滤波器(FPGA源码),基于QuartusII开发设计实现的串并滤波器.-String and filter (FPGA source code), based on the achievement of development and design of QuartusII and filter string.
<南才北往> 在 2025-02-12 上传 | 大小：7kb | 下载：0