[VHDL编程] multipliers

说明：本人正在学习vhdl语言，买了套开发板，这些是配套光盘里的内容，非常难得，网上找不到的-I was learning VHDL language, bought a set of development boards, which are compatible CD-ROM's content, and very rare. not online! !
<孙强> 在 2025-02-12 上传 | 大小：7kb | 下载：0

[VHDL编程] shift_registers

说明：本人正在学习vhdl语言，买了套开发板，这些是配套光盘里的内容，非常难得，网上找不到的-I was learning VHDL language, bought a set of development boards, which are compatible CD-ROM's content, and very rare. not online! !
<孙强> 在 2025-02-12 上传 | 大小：7kb | 下载：0

[VHDL编程] seg_led_rtl

说明：使用FPGA控制数码管,在数码管上动态的显示数字,很使用,可以直接作为其他模块的子模块,直接调用-FPGA use of digital control in the digital tube dynamic display figures that use, direct module as other sub-module, called directly
<wpb3dm> 在 2025-02-12 上传 | 大小：7kb | 下载：0

[VHDL编程] source_files

说明：FPGA与DSP的EMIFA口接口程序.在FPGA内分配了两块双BUFFER与DSP进行通信.-FPGA and DSP EMIFA mouth interface program. The FPGA distribution within the two-SUBJECT ER and DSP communication.
<tanbo> 在 2025-02-12 上传 | 大小：7kb | 下载：0

[VHDL编程] fftmatlab

说明：fft在dspbuilder下产生VHDL源码及其测试激励文件的matlab模型,在modelsim下仿真通过-fft in dspbuilder under VHDL source code and test incentives document matl ab model, the simulation under through modelsim
<zqh> 在 2025-02-12 上传 | 大小：7kb | 下载：0

[VHDL编程] yixiang

说明：数字式移相信号发生器可以产生预置频率的正弦信号，也可产生预置相位差的两路同频正弦信号，并能显示预置频率或相位差值；-digital phase shifting generator can produce preset frequency sinusoidal signal, Preferences may also have phase difference with the way the two-frequency sinusoi
<黄瑞炎> 在 2025-02-12 上传 | 大小：7kb | 下载：0

[VHDL编程] CRC32_VHDL_SOURCE_CODE

说明：这是利用VHDL编写的一个CRC32的代码，文档只有代码，具体原理请参考其他文献-This is the use of VHDL prepared a CRC32-code, the document is only a code Please refer to specific tenets of other literature
<黎飞飞> 在 2025-02-12 上传 | 大小：7kb | 下载：0

[VHDL编程] adma

说明：Wishbone dma ip core
<liwen> 在 2025-02-12 上传 | 大小：7kb | 下载：0

[VHDL编程] Digital_Clock_VHDL_s0g0

说明：
<周阳> 在 2025-02-12 上传 | 大小：7kb | 下载：0

[VHDL编程] hourse_race_light(7seg)

说明：这是我用Xilnx公司的sparten3 FPGA开发板上，用集成开发环境ISE设计制作的一个跑马灯程序，就如同一个小型的霓虹灯。供大家参考。-This is the company I used Xilnx the sparten3 FPGA development board. use integrated development environment ISE design of a Bomadeng procedures, it
<汪莉莉> 在 2025-02-12 上传 | 大小：7kb | 下载：0

[VHDL编程] verilog_Divide

说明：这是我下的一个用verilog实现的除法代码-This is the one I use to achieve the verilog code division
<> 在 2025-02-12 上传 | 大小：7kb | 下载：0

[VHDL编程] vga_verilog

说明：本示例演示了VGA的控制方法，程序配置后可以在CRT上显示中文汉字等信息。-this example demonstrated the VGA control methods, procedures after the distribution of CRT Chinese characters on the show and other information.
<dragon> 在 2025-02-12 上传 | 大小：7kb | 下载：0