资源列表

« 1 2 ... .07 .08 .09 .10 .11 1112.13 .14 .15 .16 .17 ... 4311 »

[VHDL编程DAC0832jiekoudianlu

说明:本例为DAC0832接口电路VHDL原代码-The DAC0832 Interface Circuit Example for VHDL source code
<liujingyang> 在 2025-02-12 上传 | 大小:7kb | 下载:0

[VHDL编程fft_statemachine

说明:FFT程序,此程序虽然耗逻辑资源很大,但是在接受数据后的第7个时钟沿就可以输出FFT变换后的数据,对要求时延较低的系统可以考虑-FFT procedure, this procedure should not consume a lot of logic resources, but the data in the first seven clock can be output along the FFT transformed dat
<xiaoyuer> 在 2025-02-12 上传 | 大小:7kb | 下载:0

[VHDL编程I2C_auto_config

说明:这是一个用VHDL语言描述的I2C自动配置模块,使用了来自opencores.org的I2C核,已在altera的cyclone芯片上调试通过-This is a VHDL language used to describe auto-configuration of the I2C module, the use of the I2C from opencores.org nucleus, the cyclone in the alt
<wgy> 在 2025-02-12 上传 | 大小:7kb | 下载:0

[VHDL编程vhdl

说明:基于EDA技术的数字密码锁源程序代码,大学实训用的着-EDA-based Digital code lock source code, used by the University Training
<shark> 在 2025-02-12 上传 | 大小:7kb | 下载:0

[VHDL编程HW_songer_tiexuedanxin

说明:用VHDL编写的播放器,播放射雕英雄传主题曲之《铁血丹心》,另附编码表WORD档-Using VHDL prepared player, the player shooting Heroes theme song of
<王冰> 在 2025-02-12 上传 | 大小:7kb | 下载:0

[VHDL编程multi16

说明:verilog 写的两种方式的乘法器 不错!-Verilog write the multiplier in two ways good!
<rayax> 在 2025-02-12 上传 | 大小:7kb | 下载:0

[VHDL编程firshuzilvboqi

说明::介绍了基于FPGA的FIR数字滤波器的设计与实现,该设计利用Matlab工具箱设计窗函数计算FIR滤波器系数,并通过VHDL层次化设计方法,同时FPGA与单片机有机结合,采用C51及VHDL语言模块化的设计思想及进行优化编程,有效实现了键盘可设置参数及LCD显示。结果表明此实现结构能进一步完善数据的快速处理和有效控制,提高了设计的灵活性、可靠性和功能的可扩展性。 -: This paper presents FPGA-based
<佘斌> 在 2025-02-12 上传 | 大小:7kb | 下载:0

[VHDL编程exp11

说明:lcd实验的.h文件,经验证,已经完全正确的了。-lcd experiment. h file, experience certificate, has been completely correct.
<丁士富> 在 2025-02-12 上传 | 大小:7kb | 下载:0

[VHDL编程zzx

说明:这个并串转换代码是依靠同步状态机来实现其控制的。其实并串转换在实际的电路中使用还是比较多的,尤其在通信线路方面的复用和分解方面,原理上就是一个串并转换和并串转换的过程。举个简单的例子,计算机串口发送数据的过程,如果满足发送条件了,其实就是一个并串转换的过程了。好了,废话不说,看代码就是。 写完一看,一个并串转换居然搞了这么大,有点失败。但是整个代码已经通过了后仿真,而且思路还是比较清楚的,可靠性和稳定性方面也应该没有问题滴,呵
<zzx> 在 2025-02-12 上传 | 大小:7kb | 下载:0

[VHDL编程colorful_signal

说明:设计并调试好一个VGA彩条信号发生器,并用EDA实验开发系统(拟采用的实验芯片的型号可选Altera的MAX7000系列的 EPM7128 CPLD ,FLEX10K系列的EPF10K10LC84-3 FPGA, ACEX1K系列的 EP1K30 FPGA,Xinlinx 的XC9500系列的XC95108 CPLD,Lattice的ispLSI1000系列的1032E CPLD)进行硬件验证。 设计思路 由系统提供的时钟源引入
<lijq> 在 2025-02-12 上传 | 大小:7kb | 下载:0

[VHDL编程8253

说明:With realize based on the FPGA programmable timer counter 8253 designs -With realize based on the FPGA programmable timer counter 8253 designs
<靖书磊> 在 2025-02-12 上传 | 大小:7kb | 下载:1

[VHDL编程led_display

说明:基于Verilog HDL的流水灯程序设计-Verilog HDL-based design flow lights
<蓝色的海> 在 2025-02-12 上传 | 大小:7kb | 下载:0
« 1 2 ... .07 .08 .09 .10 .11 1112.13 .14 .15 .16 .17 ... 4311 »

源码中国 www.ymcn.org