[VHDL编程] 16_FIR

说明：16阶FIR滤波器--本设计用VERILOG HDL语言串行DA算法实现16阶有限频率响应滤波器！-16-order FIR filter- this design language VERILOG HDL serial DA algorithm limited frequency response of 16-order filter!
<yuming > 在 2025-04-25 上传 | 大小：781kb | 下载：1

[VHDL编程] vhdl-2008-just-the-new-stuff-systems-on-silicon.r

说明：VHDL is defined by IEEE Standard 1076, IEEE Standard VHDL Language Reference Manual (the VHDL LRM). The original standard was approved in 1987. IEEE procedures require that standards be periodically reviewed and either r
<chane> 在 2025-04-25 上传 | 大小：782kb | 下载：0

[VHDL编程] allot

说明：数据分配器，Verilog实现，配有实验说明文档。-Data distributor, Verilog implementation, with experimental documentation.
<pudn_as1> 在 2025-04-25 上传 | 大小：782kb | 下载：0

[VHDL编程] 8537553516_FIR

说明：滤波器设计最好的例子，采用并行输入方式，具有速度快、滤波能力强的特点。希望通过上传得到大家的认可和评价。-The best example of filter design, parallel input mode, high speed, filter characteristics and strong. We hope the recognition received by uploading and evaluation.
<陈超> 在 2025-04-25 上传 | 大小：781kb | 下载：0

[VHDL编程] AnEfficientDouble-FilterHardwareArchitectureforH.2

说明：在此提出了一種新穎的硬體結構 實時執行的自適應去塊效應 過濾過程中指定的H.264/AVC視頻編碼 標準。-In this paper,a novel hardware architecture for real-time implementation of the adaptive deblocking filtering process specified by the H.264/AVC video coding
<張哲銘> 在 2025-04-25 上传 | 大小：781kb | 下载：0

[VHDL编程] VSAM

说明：这是主机中的核心的数据文件类型，VSAM数据的介绍及实验，对于想弄懂VSAM相关的知识非常有用！-This is the core of the host data file types, VSAM data presentation and experiment, those who want to understand VSAM-related knowledge is very useful!
<> 在 2025-04-25 上传 | 大小：782kb | 下载：0

[VHDL编程] 1602

说明：主要是基于VHDL的1602液晶显示的程序-Mainly based on the 1602 LCD VHDL program
<王展> 在 2025-04-25 上传 | 大小：781kb | 下载：0

[VHDL编程] stse2

说明：Project of tests of FPGA with simulator using ISCAS
<faria> 在 2025-04-25 上传 | 大小：781kb | 下载：0

[VHDL编程] 1_090220091457

说明：基于NiosⅡ的多功能数字相册 竞赛作品 很有参考价值-Nios Ⅱ-based multi-function digital photo album contest of great reference value
<王> 在 2025-04-25 上传 | 大小：782kb | 下载：0

[VHDL编程] Timing_constraints(Xilinx)

说明：详细介绍FPGA的时序逻辑设计，简要介绍时序设置需要注意的要点与重点，set up time and hold time and so on -Details of the timing of FPGA logic design, timing set to note briefly the main points and key, set up time and hold time and so on
<> 在 2025-04-25 上传 | 大小：782kb | 下载：0

[VHDL编程] MAXPPLUS-II

说明：这是一个有关使用MAX+PLUS II原理图输入设计方法进行FPGA设计的教程，便于快速入门。-This is about using the MAX+ PLUS II schematic design methodology for FPGA design tutorials, easy Quick Start.
<王红卫> 在 2025-04-25 上传 | 大小：781kb | 下载：0

[VHDL编程] sincos

说明：用verilog实现sin和cos的计算-verilog sin cos
<周慧> 在 2025-04-25 上传 | 大小：781kb | 下载：0