资源列表
[VHDL编程] 基于DSP和FPGA的通用数字信号处理系统设计
说明:利用DSP配合FPGA为硬件架构,以DSP为数据处理核心,通过FPGA对USB、ADC和DAC等外围设备进行控制,并可实现频谱分析、数字滤波器等数字信号处理算法。(With DSP and FPGA as the hardware architecture and DSP as the data processing core, the peripheral devices such as USB, ADC and DAC are co<小冰2> 在 2024-07-02 上传 | 大小:688128 | 下载:0
[VHDL编程] Labview调用Halcon实现NCC
说明:Labview调用Halcon实现NCC匹配<717637845> 在 2020-07-30 上传 | 大小:279803 | 下载:0
[VHDL编程] 01_router_lab_all
说明:基于UVM平台搭建的验证环境,针对的是路由器router模块,可供参考(The verification environment based on UVM platform aims at router module of router, which can be used for reference)<迪哥> 在 2020-09-02 上传 | 大小:30720 | 下载:0
[VHDL编程] async_comm data recovery
说明:xilinx async_comm data recovery<104758548@qq.com> 在 2020-09-09 上传 | 大小:12715 | 下载:0
[VHDL编程] xapp1247-multiboot-spi
说明:Xilinx 7系列 FPGA multiboot功能说明文档,增加FPGA加载可靠性(Xilinx 7 Series FPGA multiboot function descr iption document to increase FPGA loading reliability)<superlizechao> 在 2024-07-02 上传 | 大小:435200 | 下载:0
[VHDL编程] eth_Management_interface
说明:千兆网的FPGA代码,非常有用的,请大家阅读(ethernet verilog coding,please read it and download it)<TONYSSSS> 在 2024-07-02 上传 | 大小:5120 | 下载:0
[VHDL编程] MPX CPU
说明:Open source implementation of MPX CPU (mips compatible) in Verilog<xptogudovan> 在 2022-05-01 上传 | 大小:14723 | 下载:0
[VHDL编程] S1 CPU core
说明:S1 Core (codename Sirocco) is an open source hardware microprocessor design developed by Simply RISC. Based on Sun Microsystems' UltraSPARC T1, the S1 Core is licensed under the GNU General Public License, which is the l<xptogudovan> 在 2022-05-01 上传 | 大小:1114206 | 下载:0