资源列表
[VHDL编程] SPI_UVM_VIP
说明:SPI协议的芯片验证VIP,用UVM搭建平台验证代码(Chip verification VIP of SPI protocol, build platform verification code with UVM)<lfzero> 在 2024-12-22 上传 | 大小:5.22mb | 下载:1
[VHDL编程] verilog-axi-master
说明:Verilog AXI Components Readme GitHub repository: alexforencich verilog-axi<viyefo5674> 在 2024-12-22 上传 | 大小:306kb | 下载:0
[VHDL编程] FPGA implementation of a 1-bit full adder
说明:FPGA implementation of a 1-bit full adder<shilpakesav> 在 2020-05-03 上传 | 大小:7.27kb | 下载:0
[VHDL编程] 基于labview的希尔伯特算法
说明:基于labview的希尔伯特算法,需搭配EMD算法效果更佳<944631985@qq.com> 在 2020-05-12 上传 | 大小:48.43kb | 下载:0
[VHDL编程] 现有16位寄存器。初始值为0
说明:现有16位寄存器。初始值为0。每个时钟周期寄存器的值会左移1位,并且将输入的数据data_in作为寄存器的最低位,寄存器原来的最高位将被丢弃。要求每个周期实时输出该16位寄存器对7求余的余数data_out[20]。(Existing 16 bit register. The initial value is 0. The value of each clock cycle register will shift 1 bit to th<echokiii> 在 2024-12-22 上传 | 大小:447kb | 下载:4
[VHDL编程] formal_verification
说明:现在最流行的RTL设计方法之一,本书为全球流行的设计入门书籍(One of the most popular RTL design methods nowadays, this book is an introductory book for popular design all over the world.)<tanbour> 在 2024-12-22 上传 | 大小:4.67mb | 下载:1
[VHDL编程] 用Verilog做的SD卡控制器(有详细的注释)
说明:SDIO 接口,实现SD卡的控制器功能,带有详细的注释(SDIO Interface,to realize the controller of SD Card,and have detail descr iption.)<一步一步> 在 2024-12-22 上传 | 大小:5kb | 下载:4
[VHDL编程] 单周期CPU实验报告
说明:单周期CPU的设计思路(包含数据通路、指令集、信号的设计)(Design Ideas of Single Cycle CPU)<loveAlex> 在 2024-12-22 上传 | 大小:527kb | 下载:0