[VHDL编程] to cameralink

说明：xilinx spartan6系列FPGA，cameralink实现模块(xilinx spartan6 serial FPGA,cameralink module)
<lisa25271> 在 2025-04-23 上传 | 大小：4kb | 下载：1

[VHDL编程] 5_fir_tran

说明：经典的verilog语言实现转置型FIR滤波器的代码(Code of Inverted FIR Filter Implemented by Classical Verilog Language)
<ThBryan> 在 2019-03-19 上传 | 大小：260kb | 下载：1

[VHDL编程] 08_1_hdmi_output_test

说明：基于fpga的hdmi彩条输出实验 ， 彩条生成模块加上hdmi编码器，输出TMDS信号接到显示器即可看到彩条。 可以调整输出分辨率(HDMI color bar output experiment based on FPGA The color bar generation module and the HDMI encoder can output the TMDS signal to the display and see the
<黑鱼秋水> 在 2019-03-25 上传 | 大小：1.51mb | 下载：1

[VHDL编程] VERILOG

说明：基础的几个verilog代码实现，讲到case和task的使用。(basic verilog,use case and task ,very usual, i want some help to achieve the design of delta and sigma fractional_n divider.)
<sana00> 在 2025-04-23 上传 | 大小：86kb | 下载：1

[VHDL编程] Cortex-M1

说明：Verilog Cortex-M1 source code
<Dilogic> 在 2025-04-23 上传 | 大小：5.12mb | 下载：1

[VHDL编程] CNN

说明：THU微纳电子系ic设计课程大作业，使用verilog实现CNN加速器，含一层卷积和池化，仿真通过。(a CNN accelerator written in VerilogHDL, including one conv layer and one pooling layer, simulation passed)
<gothic22> 在 2025-04-23 上传 | 大小：1.72mb | 下载：1

[VHDL编程] 双电梯控制器

说明：使用verilog实现的双电梯控制器，1-9层，仿真通过(a bi-elevator controller written in VerilgHDL, which has floor1-9, simulation passed)
<gothic22> 在 2025-04-23 上传 | 大小：245kb | 下载：1

[VHDL编程] FPGA系统设计与验证实战指南_V1.2

说明：FPGA系统设计与验证实战，内含各种常见的FPGA程序设计，AD，RS485，以太网等。(130 sets of resume template FPGA system design and verification, including a variety of common FPGA programming, ad, RS485, Ethernet, etc.)
<哼哼嘻嘻> 在 2025-04-23 上传 | 大小：31.57mb | 下载：1

[VHDL编程] AM调制解调

说明：基于Artix-7 FPGA的AM调制解调代码，从AD读入信号后，进行AM调制，并解调输出（将代码分成两个工程就是AM的调制和解调），其中解调用到的数字滤波采用MATLAB设计(The AM modulation and demodulation code based on artix-7 FPGA, after reading the signal from AD, carries out AM modulation, and dem
<Emmanuel000> 在 2025-04-23 上传 | 大小：39.13mb | 下载：1

[VHDL编程] ADC9481

说明：利用FPGA对AD9481进行采样，亲测有用(Sampling ad9481 with FPGA)
<山粉小圆子> 在 2025-04-23 上传 | 大小：32kb | 下载：1

[VHDL编程] 异步FIFO

说明：纯Verilog实现的异步FIFO，分为读写控制模块，SRAM CORE，同步等几个模块，内含源文件和仿真文件(The asynchronous FIFO implemented by Verilog is divided into read-write control module, SRAM core module and synchronization module)
<wt2110> 在 2025-04-23 上传 | 大小：2kb | 下载：1

[VHDL编程] h264_video_decoder

说明：h264 video decoder h264 video decoder
<perst@sadsa.com> 在 2022-07-23 上传 | 大小：12.09mb | 下载：1