资源列表

« 1 2 ... .91 .92 .93 .94 .95 4296.97 .98 .99 .00 .01 ... 4311 »

[VHDL编程jesd204_0_ex

说明:jesd204b接收部分程序和带仿真历程(Jesd204b receiving part program and simulation process)
<willing_bank> 在 2024-07-02 上传 | 大小:27972608 | 下载:0

[VHDL编程gmsk

说明:利用fpga实现gmsk的调制并仿真,全部代码(Fpga implements gmsk)
<田tian> 在 2024-07-02 上传 | 大小:598016 | 下载:0

[VHDL编程Hardware-CNN-master

说明:Convolutional neural network code for fpga
<anand97> 在 2024-07-02 上传 | 大小:300032 | 下载:0

[VHDL编程1_Carm

说明:经典的OV5642的verilog驱动程序(Verilog Driver of Classic OV5642)
<ThBryan> 在 2019-03-19 上传 | 大小:175104 | 下载:0

[VHDL编程master_slave

说明:AXI4-Lite总线的主从机读写,例程及代码(AXI4-Lite Bus Host-Slave Read-Write, Routine and Code)
<Zhongzi123> 在 2024-07-02 上传 | 大小:12478464 | 下载:0

[VHDL编程基于basys3的推箱子游戏

说明:基于FPGA的游戏实例,开发板为Xilinx的basys3,VGA显示(Basys3, VGA Display of Xilinx Development Board Based on Game Example of FPGA)
<Miura> 在 2024-07-02 上传 | 大小:609280 | 下载:0

[VHDL编程package_control-master

说明:从github下载的,能够参考设计AXI4的协议接口(AXI4 Verilog template)
<danieltang> 在 2024-07-02 上传 | 大小:461824 | 下载:0

[VHDL编程偶分频

说明:基于VHDL设计的N=10的偶分频计数器
<AlipayLogin_2088532600982751> 在 2021-12-25 上传 | 大小:3086729 | 下载:0

[VHDL编程To display number on 7 Segment display

说明:Here is a code To display number on 7 Segment display in verliog.
<Anurag0253> 在 2022-01-19 上传 | 大小:340 | 下载:0

[VHDL编程nbit counter

说明:Here is code for nbit counterin verliog.
<Anurag0253> 在 2022-01-19 上传 | 大小:327 | 下载:0

[VHDL编程Quartus II 6.0 Handbook

说明:Altera's Quartus II 6.0 Handbook
<alz4062> 在 2022-08-30 上传 | 大小:26749766 | 下载:0

[VHDL编程mc8051ip核

说明:FPGA配置51软核就是利用片内资源直接构建成51系统,这得益于FPGA实现了51系统内各个模块的构建,这才能将它们组合起来成为51系统。
<1928949834@qq.com> 在 2022-11-10 上传 | 大小:18017366 | 下载:0
« 1 2 ... .91 .92 .93 .94 .95 4296.97 .98 .99 .00 .01 ... 4311 »

源码中国 www.ymcn.org