[VHDL编程] VHDLdeep

说明：详细的讲述了VHDL的精髓，使您更加深入的了解到VHDL的应用-VHDL的详细介绍和深入了解
<商商> 在 2024-11-08 上传 | 大小：36.49mb | 下载：0

[VHDL编程] de1_t1

说明：DE1的LED流水灯，数码管显示，可修改参数完成自定义的显示，有UART串口通信代码，VGA信号显示图片。-DE1 of the LED water lamp, LED display, you can modify the parameters to complete a custom show that UART serial communication code, VGA signal display pictures.
<guowei> 在 2024-11-08 上传 | 大小：36.51mb | 下载：0

[VHDL编程] get-start-with-modulesim

说明：内含基于altera公司的FPGA芯片用modulesim仿真步骤，和详细实例，教会怎么使用modulesim仿真和编写testbench程序。-Altera FPGA-based embedded chip company with modulesim simulation steps, and detailed examples, how to use the church modulesim testbench simulatio
<guowei> 在 2024-11-08 上传 | 大小：35.81mb | 下载：0

[VHDL编程] 10658624

说明：超星新上架新书，PDF格式 书名(超星SS号)：CPLD系统技术入门与应用_10658624-Superstar' s New Book, PDF format title (Superstar SS No.): CPLD entry system technology and application _10658624
<肖珂> 在 2024-11-08 上传 | 大小：36.8mb | 下载：0

[VHDL编程] Digital-Design-with-CPLD-Part3

说明：Digital Design with CPLD Part3 PDF document with examples
<Christoffer> 在 2024-11-08 上传 | 大小：36.02mb | 下载：0

[VHDL编程] rt_32bit

说明：通过Verilog实现的基于FPGA实现429总线格式转换接收程序-FPGA code for receive 429 message
<里> 在 2024-11-08 上传 | 大小：36.66mb | 下载：0

[VHDL编程] VHDL-Resources

说明：编写VHDL程序与之相关的资源调用与特色电路设计方法，资料中提供了许多案例帮助用户熟练使用VHDL语言设计电路-Write VHDL program associated transfer of resources and characteristics of the circuit design method, the information provided in many cases to help users familiar
<东方不败> 在 2024-11-08 上传 | 大小：36.07mb | 下载：0

[VHDL编程] openmsp430_latest.tar

说明：The openMSP430 is a 16-bit microcontroller core compatible with TI s MSP430 family (note that the extended version of the architecture, the MSP430X, isn t supported by this IP). It is based on a Von Neumann archite
<ke> 在 2024-11-08 上传 | 大小：36.25mb | 下载：0

[VHDL编程] CommunicationICdesign

说明：通信IC设计的附件里面是通信IC设计这本书各章节的源代码非常详细有利于fpga通信开发-Communication IC design of the annex which is the communication IC design The chapters of the book are very detailed in the source code is conducive to fpga communication devel
<许睿> 在 2024-11-08 上传 | 大小：36.87mb | 下载：0

[VHDL编程] Connected Component Analysis-Labeling

说明：别人写的物体连通域计算的verilog 源代码(Object connected domain calculation of the Verilog source code)
<飞蝗 > 在 2024-11-08 上传 | 大小：36.44mb | 下载：0

[VHDL编程] crc_check

说明：实现CRC冗余校验 ，可以对8bit的数据进行crc32进行校验(Implementing CRC redundancy check)
<chaz > 在 2024-11-08 上传 | 大小：36.3mb | 下载：0

[VHDL编程] vivado 从此开始配套资料

说明：vivado入门使用介绍，初学者入门学习(vivado Instructional pdf)
<white3636> 在 2024-11-08 上传 | 大小：36.6mb | 下载：0