[VHDL编程] VHDLdeep

说明：详细的讲述了VHDL的精髓，使您更加深入的了解到VHDL的应用-VHDL的详细介绍和深入了解
<商商> 在 2024-07-04 上传 | 大小：38260736 | 下载：0

[VHDL编程] pc8_1

说明：MAX+PLUS II BASELINE Version 8.1 Software
<hcet> 在 2024-07-04 上传 | 大小：39269376 | 下载：0

[VHDL编程] SOPC-book

说明：一本关于设计SOPC的书，讲的很详细，看后很有收获。-SOPC a book on the design, speaking in great detail, looking after the great harvest.
<zhengduo> 在 2024-07-04 上传 | 大小：38736896 | 下载：0

[VHDL编程] de1_t1

说明：DE1的LED流水灯，数码管显示，可修改参数完成自定义的显示，有UART串口通信代码，VGA信号显示图片。-DE1 of the LED water lamp, LED display, you can modify the parameters to complete a custom show that UART serial communication code, VGA signal display pictures.
<guowei> 在 2024-07-04 上传 | 大小：38280192 | 下载：0

[VHDL编程] 10658624

说明：超星新上架新书，PDF格式 书名(超星SS号)：CPLD系统技术入门与应用_10658624-Superstar' s New Book, PDF format title (Superstar SS No.): CPLD entry system technology and application _10658624
<肖珂> 在 2024-07-04 上传 | 大小：38583296 | 下载：0

[VHDL编程] rt_32bit

说明：通过Verilog实现的基于FPGA实现429总线格式转换接收程序-FPGA code for receive 429 message
<里> 在 2024-07-04 上传 | 大小：38435840 | 下载：0

[VHDL编程] mt9d112_ddr2

说明：镁光MT9基于FPGA图像采集模块，该模块可同时采集两路视频信号。其包括完整的时序和接口、ddr2内存数据写入和存储、qsys系统的搭建、FPGA与NIOS II联合设计-Micron MT9 based on FPGA image acquisition module, the module can simultaneously capture two video signals. Including the complete tim
<豪> 在 2024-07-04 上传 | 大小：39202816 | 下载：0

[VHDL编程] project_fir_test

说明：基于verilog的FIR滤波器设计，使用BASYS３作为开发工具-Verilog based FIR filter design, the use of BASYS3 as a development tool
<kan> 在 2024-07-04 上传 | 大小：39163904 | 下载：0

[VHDL编程] CommunicationICdesign

说明：通信IC设计的附件里面是通信IC设计这本书各章节的源代码非常详细有利于fpga通信开发-Communication IC design of the annex which is the communication IC design The chapters of the book are very detailed in the source code is conducive to fpga communication devel
<许睿> 在 2024-07-04 上传 | 大小：38662144 | 下载：0

[VHDL编程] Connected Component Analysis-Labeling

说明：别人写的物体连通域计算的verilog 源代码(Object connected domain calculation of the Verilog source code)
<飞蝗 > 在 2024-07-04 上传 | 大小：38214656 | 下载：0

[VHDL编程] DDS

说明：用verilog语言，在fpga上实现dds信号发生器，并在vga上显示出来(Verilog realizes DDS Signal Generator)
<灵风轩允 > 在 2024-07-04 上传 | 大小：39298048 | 下载：0

[VHDL编程] vivado 从此开始配套资料

说明：vivado入门使用介绍，初学者入门学习(vivado Instructional pdf)
<white3636> 在 2024-07-04 上传 | 大小：38378496 | 下载：0