资源列表
[VHDL编程] Half-Adder
说明:This is an example to implement an Half-adder for xilinx FPGA<DanCerv > 在 2024-11-13 上传 | 大小:21kb | 下载:0
[VHDL编程] Half-Adder
说明:xilinx ISE平台提供1位半加法器,模块随模拟提供(Half- adder 1- bit design implemented in ISE XIlinx Design Suite. Module in VHDL language)<DanCerv > 在 2024-11-13 上传 | 大小:21kb | 下载:0
[VHDL编程] USB3_slavefifo
说明:支持自复位,板上测试通过。修改mode的取值可切换工作模式。(Support self reset. test passed.)<ironghua > 在 2024-11-13 上传 | 大小:3.9mb | 下载:0
[VHDL编程] SinePointInt
说明:后备式逆变器,逆变控制模块,飞思卡尔HCS08平台,汇编语言;(Backup inverter, inverter control module, Freescale Carle HCS08 platform, assembly language;)<tp252 > 在 2024-11-13 上传 | 大小:5kb | 下载:0
[VHDL编程] SPI_AD7606
说明:AD7606 SPI驱动,已实际验证,采集时间可控(AD7606 SPI driver, has been verified, the acquisition time controllable)<time03 > 在 2024-11-13 上传 | 大小:2kb | 下载:0
[VHDL编程] parallel_norflash_test
说明:ISE工程,并行nor flash的读、写、擦出,其中有个调用FIFO16-16的IP核,已经在工程中(ISE engineering, parallel nor FLASH read, write, erase, where there is a call FIFO16-16 IP core, has been in the project)<张超 > 在 2024-11-13 上传 | 大小:1.07mb | 下载:0
[VHDL编程] clock_shiyan
说明:数电课程设计,数字时钟,基于Quartus II设计(Digital electric course design, digital clock)<夜晚的马德里 > 在 2024-11-13 上传 | 大小:992kb | 下载:0
[VHDL编程] para_norflash_altera_test
说明:并行NORFLASH的verilog的quartusII工程,编译没问题,内含FIFO16*16(Parallel NORFLASH Verilog quartusII engineering, compile no problem, containing FIFO16*16)<张超 > 在 2024-11-13 上传 | 大小:6.72mb | 下载:0