[VHDL编程] code_cover_on_black_level_test_project1

说明：视频处理的黑电平校正模块的代码覆盖率测试所用的TB(The TB for the code coverage test of the video processing black level correction module)
<莫勒 > 在 2024-10-07 上传 | 大小：91136 | 下载：0

[VHDL编程] 工作簿1

说明：主要关于合肥工业大学计算机方面的知识，有数据结构，计算机组成原理，java，面向对象，(Just hole teacher talk, so that six new development of the party, you find a time, with the volunteer book, together to find the blue Secretary talk, @ Wang Kuo, you're respons
<徐礼维 > 在 2024-10-07 上传 | 大小：15360 | 下载：0

[VHDL编程] cpu_vhdl_vivado

说明：一个在fpga平台上的基本cpu的demo...........(A basic CPU demo on the FPGA platform...)
<deadstar > 在 2024-10-07 上传 | 大小：1253376 | 下载：0

[VHDL编程] oneMHZ

说明：VHDL语言编写的20Mhz分频器，时间为1秒(20Mhz frequency divider)
<zuys > 在 2024-10-07 上传 | 大小：191488 | 下载：0

[VHDL编程] spi_no_cs_13

说明：FPGA作为从机与STM32的全双工通信，FPGA将接收到STM32的数据返回到STM32，Modelsim仿真和板子仿真都通过(Use FPGA as slave,realize the communication between FPGA and STM32. The function has been tested is no problem.)
<Pgaf > 在 2024-10-07 上传 | 大小：14403584 | 下载：0

[VHDL编程] tx_rx_fifo

说明：通过串口将接收到的数据存入fifo,fifo存满后使能串口发送功能，将接收到的数据发送出去(Use fifo to realize the receive and send function of the uart. The function is no problem.)
<Pgaf > 在 2024-10-07 上传 | 大小：3791872 | 下载：0

[VHDL编程] ad706_test

说明：AD7606的FPGA驱动，AD7606与FPGA通过并行模式连接。FPGA可以将AD采集到的信号转换成电压信号通过串口输出，可通过PC机串口调试助手查看。实测可用(The drive program of AD7606 write by verilog. FPGA can convert the AD7606'sigal to volatage and send the converted signal to PC through u
<Pgaf > 在 2024-10-07 上传 | 大小：14983168 | 下载：0

[VHDL编程] OV7670_TFT

说明：针对OV7670视频采集和加水印功能，能够在显示屏上输出摄像头的画面并在画面任意位置添加水印(OV7670 video capture and watermark function)
<rEAL_小明 > 在 2024-10-07 上传 | 大小：13913088 | 下载：0

[VHDL编程] VHDL2FSK

说明：VHDL 2FSK调制解调器各部分的原理与代码(The principle and code of each part of the VHDL 2FSK modem)
<打发大叔大婶 > 在 2024-10-07 上传 | 大小：565248 | 下载：0

[VHDL编程] rdf0029

说明：DDR3 Memory Interface
<aguilarjp > 在 2024-10-07 上传 | 大小：4269056 | 下载：0

[VHDL编程] rdf0030

说明：Restore Flash Contents
<aguilarjp > 在 2024-10-07 上传 | 大小：7285760 | 下载：0

[VHDL编程] 7f8da115f83d72b263e5818b9374e466

说明：PLL configuration using FPGA IN VERILOG LANGUAGE FOR BEGINNER
<nassrou> 在 2024-10-07 上传 | 大小：1625088 | 下载：0