资源列表

« 1 2 ... .80 .81 .82 .83 .84 4185.86 .87 .88 .89 .90 ... 4311 »

[VHDL编程电子琴pro自动演奏

说明:按键1到按键7分别是电子琴的7个音调,并且按下会有对应的led灯亮。按下按键8会实现电子琴与音乐自动播放的转换,内置欢乐颂。(The keys 1 to buttons 7 are the 7 tones of the electronic organ, and press the corresponding LED lights. Press the button 8 will realize the electronic organ
<晚风拂柳颜 > 在 2024-11-09 上传 | 大小:9.41mb | 下载:0

[VHDL编程DCountingParallelLoad

说明:DCountingParallelLoad
<iaio > 在 2024-11-09 上传 | 大小:607kb | 下载:0

[VHDL编程n_bit_paralleLoadShiftRegJK

说明:n_bit_paralleLoadShiftRegJK
<iaio > 在 2024-11-09 上传 | 大小:489kb | 下载:0

[VHDL编程N-BitParallelLoadShifRegister

说明:N Bit ParallelLoadShiftRegister
<iaio > 在 2024-11-09 上传 | 大小:524kb | 下载:0

[VHDL编程AD9854programme

说明:利用FPGA启动AD9854进行扫频,用于频率特性测试仪。并通过Wify模块发送数据(FPGA is used to start AD9854 for frequency sweep, and is used for frequency characteristic tester. And send data through the Wify module)
<Chenweiyu14 > 在 2024-11-09 上传 | 大小:12.32mb | 下载:0

[VHDL编程sfifo

说明:fifo 控制器,也是转载的,主要是为了积分(A fifo controller verilog descr iption.)
<123yyy > 在 2024-11-09 上传 | 大小:1kb | 下载:0

[VHDL编程IICPractice

说明:在FPGA上实现IIC总线发送接收的程序(The program of sending and receiving IIC bus on FPGA)
<giraffe1234 > 在 2024-11-09 上传 | 大小:3.29mb | 下载:0

[VHDL编程project2

说明:基于Verilog在quartus平台上搭建的串口通信模型,适用于初学者。本实验所用RXD的波特率为9600,TXD波特率为9600×16,1位起始位,8位数据位(ASCII码),1位停止位,无奇偶校检位。接收数据时,至少连续采样8个周期都是“0”后,才认定为起始位,之后每隔16个周期取一次数据。(Verilog based on the quartus platform to build a serial communication
<锂离子 > 在 2024-11-09 上传 | 大小:114kb | 下载:0

[VHDL编程shiftreg44

说明:一个用来构成缓存原件的基础 计数器和移位寄存器(Base counter and shift register for a cache primitive)
<aasdd > 在 2024-11-09 上传 | 大小:5kb | 下载:0

[VHDL编程src

说明:Spartan-3E. Working VHDL code for amplifier LTC6912, adc LTC1407A-1, dac LTC2624. Archive includes vhdl files and ucf file with comments. Create new project add files and it will be to work.
<evjen20 > 在 2024-11-09 上传 | 大小:8kb | 下载:0

[VHDL编程FiniteStateMachine

说明:一个可以识别正则表达式的状态机,采用了多种Case描述,方便修改(A finite state machine designed for identifying expression patterns)
<BXYMartin > 在 2024-11-09 上传 | 大小:137kb | 下载:0

[VHDL编程n-bit adder

说明:n-bit optimized adder using VHDL
<mohAdel9 > 在 2024-11-09 上传 | 大小:1kb | 下载:0
« 1 2 ... .80 .81 .82 .83 .84 4185.86 .87 .88 .89 .90 ... 4311 »

源码中国 www.ymcn.org