资源列表

« 1 2 ... .82 .83 .84 .85 .86 4187.88 .89 .90 .91 .92 ... 4311 »

[VHDL编程dizi

说明:实现一个根据摁健实现开孔闭孔的电子竖笛,有一个开机音乐且可以在8*8点阵中显示开孔闭孔情况,从低音5到高音5均可实现(To achieve a healthy implementation of electronic press according to the opening of the obturator.)
<萝卜蛋 > 在 2024-11-09 上传 | 大小:589kb | 下载:0

[VHDL编程fpga

说明:简单的键盘输入,点阵,数码管以及LCD显示(imple dot matrix, digital tube and LCD display)
<学生时代 > 在 2024-11-09 上传 | 大小:14kb | 下载:0

[VHDL编程ece385sp16_lab4_adders

说明:加法器, 三种加法器的实现。不同的逻辑速度和逻辑结构(adders, three types of them)
<wuhaonan > 在 2024-11-09 上传 | 大小:3kb | 下载:0

[VHDL编程py2cmod-0.1.2.tar

说明:this is a scoerboarding algorithm
<jackson111 > 在 2024-11-09 上传 | 大小:14kb | 下载:0

[VHDL编程kbd

说明:avr code kbd optimization source code code
<abbasdf > 在 2024-11-09 上传 | 大小:49kb | 下载:0

[VHDL编程paral

说明:verilog avr algorithm avr
<abbasdf > 在 2024-11-09 上传 | 大小:7.84mb | 下载:0

[VHDL编程dds6_ise12migration

说明:以DE2为开发平台,采用Veriolg语言编程,实现了DDS信号输出,频率,步进,波形输出均可调,采用Modelsim以及FPGA内嵌逻辑分析仪验证设计的正确性,可以满足一定的工程需求。(With DE2 as the development platform and Veriolg language programming, the DDS signal output, frequency, step and waveform out
<小小猪猪猪 > 在 2024-11-09 上传 | 大小:3.25mb | 下载:0

[VHDL编程crc_verilog_xilinx

说明:包括下面文档: readme.txt : This file crc8_8.v : CRC-8, 8-bit data input. crc12_4.v : CRC-12, 4-bit data input. crc16_8.v : CRC-16, 8-bit data input. crc_ccit_8.v : CRC-CC
<chris_lj > 在 2024-11-09 上传 | 大小:10kb | 下载:0

[VHDL编程modelsim入门

说明:Modelsim使用说明大全,命令和使用方法,工程创建和仿真,适合初学者。(Modelsim valuable user guide for engineers)
<chris_lj > 在 2024-11-09 上传 | 大小:5kb | 下载:0

[VHDL编程VHDL

说明:产生svpwm波形,可以参考下载,以便学习交流(gennerate SVPWM wave)
<thunder881 > 在 2024-11-09 上传 | 大小:5kb | 下载:0

[VHDL编程Zircon_Digital

说明:fpga学习码源,对于初学者很有用,可以少走很多弯路的(dsfvfdgbgfsbfsbgfsbfbfg)
<南归雁 > 在 2024-11-09 上传 | 大小:25.53mb | 下载:0

[VHDL编程Zircon_Example

说明:对于初学者很有用的fpga编程实例,帮助初学者少走武宁路(Very useful for beginners FPGA programming examples, to help beginners less Wuning Road)
<南归雁 > 在 2024-11-09 上传 | 大小:35.28mb | 下载:0
« 1 2 ... .82 .83 .84 .85 .86 4187.88 .89 .90 .91 .92 ... 4311 »

源码中国 www.ymcn.org