[VHDL编程] aes3_rev1.0

说明：AES3在altera FPGA上开发的参考案例-AES3 Reference Design v1.0 The AES3/EBU reference design provides both a transmitter and a receiver. The receiver extracts the data and the clock an incoming AES3/EBU stream and stores t
<刘星> 在 2024-10-12 上传 | 大小：4664320 | 下载：0

[VHDL编程] EDA-digital-clock

说明：显示时、分、秒，有手动校时功能，计时过程具有报时功能-Display hours, minutes, seconds, manual timing function, timing processes with chime
<贾宏吉> 在 2024-10-12 上传 | 大小：13312 | 下载：0

[VHDL编程] FP_ADDER

说明：This a project of FP_ADDER.-This is a project of FP_ADDER.
<behnam> 在 2024-10-12 上传 | 大小：7168 | 下载：0

[VHDL编程] FP_ADDER_SUBTRACTOR

说明：This is FP_ADDER_SUBTRACTOR.
<behnam> 在 2024-10-12 上传 | 大小：2048 | 下载：0

[VHDL编程] Ex02_BCD

说明：用FPGA实现BCD功能，提供源代码，并配有文字说明。适合初学者看，语言为VHDL语言。-Realizing the ability of BCD with FPGA.Use VHDL.There are also exploin in Chinese,which is suitable to the freshman.
<liuzhong> 在 2024-10-12 上传 | 大小：33792 | 下载：0

[VHDL编程] fullAdder_4bit

说明：This is fullAdder_4bit with testbench.
<behnam> 在 2024-10-12 上传 | 大小：51200 | 下载：0

[VHDL编程] counter-with-T_FF

说明：This is counter with T_FF.
<behnam> 在 2024-10-12 上传 | 大小：108544 | 下载：0

[VHDL编程] decoder

说明：This decoder by VHDL.-This is decoder by VHDL.
<behnam> 在 2024-10-12 上传 | 大小：151552 | 下载：0

[VHDL编程] VerilogExperiment_v2

说明：verilog那些事儿_时序篇程序,请需要的人员下载参考-verilog timing of those things _ Chapter program, please download the reference staff needed
<磊> 在 2024-10-12 上传 | 大小：15624192 | 下载：0

[VHDL编程] FPGATimeQuestAnasiseREV7.0

说明：FPGA那些事儿 TimeQuest静态时序分析REV7.0，需要的人员可以下载参考-FPGA those things TimeQuest static timing analysis REV7.0, needed can download the reference
<磊> 在 2024-10-12 上传 | 大小：8712192 | 下载：0

[VHDL编程] Chapter_4

说明：E4_4_FilterCompare,FPGA实现的滤波器书的配套程序-E4_4_FilterCompare, FPGA realize filter book supporting program
<磊> 在 2024-10-12 上传 | 大小：29277184 | 下载：0

[VHDL编程] fh2

说明：窄脉冲状态同步机，输入信号通过三个D触发器到达输出端口。-Syhchronizer to deal with narrow pulse signal.
<lwx> 在 2024-10-12 上传 | 大小：80896 | 下载：0