[VHDL编程] cfar_fsm

说明：Cell averaging CFAR is implemented in this package
<sawaira> 在 2024-11-16 上传 | 大小：3kb | 下载：0

[VHDL编程] LZ77_1

说明：Package include hardware implementation of Lz77 algorithm
<sawaira> 在 2024-11-16 上传 | 大小：202kb | 下载：0

[VHDL编程] I2C_MUX

说明：I2C multiplexer.This module implements the logic for Multiplexing SDA and SCL lines of MCU to connect it to one of the SFP Ports-I2C multiplexer.This module implements the logic for Multiplexing SDA and SCL lines of M
<Shirish Mukim> 在 2024-11-16 上传 | 大小：1kb | 下载：0

[VHDL编程] Power_Supply_Monitor

说明：This module implements the logic for monitoring power supply inputs
<Shirish Mukim> 在 2024-11-16 上传 | 大小：1kb | 下载：0

[VHDL编程] Serial_LED_Interface

说明：This module implements the logic for controlling port LED based on link status received switch-This module implements the logic for controlling port LED based on link status received switch
<Shirish Mukim> 在 2024-11-16 上传 | 大小：2kb | 下载：0

[VHDL编程] SMI_Interface

说明：Serial Management Interface implements the logic for communicating with External PHYs. used to write control registers of PHYs.
<Shirish Mukim> 在 2024-11-16 上传 | 大小：4kb | 下载：0

[VHDL编程] SPI_Interface

说明：This module implements Serial Pheripheral Interface(SPI) Slave logic. It Communicates with MCU(Master).SPI Mode CPOL = 0 CPHA = 0 Serial Clock frequency MCU is 1 MHz. For SPI Mode CPOL = 0 CPHA = 0 -This module impl
<Shirish Mukim> 在 2024-11-16 上传 | 大小：2kb | 下载：0

[VHDL编程] verilog_led7

说明：Verilog HDL 数码管控制程序,保护整个工程文件-Verilog HDL control
<jean> 在 2024-11-16 上传 | 大小：34kb | 下载：0

[VHDL编程] LCD12864

说明：LCD12864，包含Verilog和VHDL源码-LCD12864 control
<jean> 在 2024-11-16 上传 | 大小：569kb | 下载：0

[VHDL编程] min-sel

说明：用来找到输入数据中的最小值和第二小值得verilog源码，可仿真-Used to find the minimum value of the input data and the second small worth verilog source code, can be emulated
<薛天志> 在 2024-11-16 上传 | 大小：1kb | 下载：0

[VHDL编程] digital--clock

说明：在Quartus II 平台下用verilog语言写的多功能数字钟-In the Quartus II platform with verilog language written multifunction digital clock
<liran> 在 2024-11-16 上传 | 大小：3kb | 下载：0

[VHDL编程] RESULT-adder

说明：adder unit which contains basic PPT and the coding
<arul> 在 2024-11-16 上传 | 大小：275kb | 下载：0