[VHDL编程] 很好的RS232源代码

说明：用verilog语言写的串口程序。
<noreasona> 在 2009-04-07 上传 | 大小：3947708 | 下载：0

[VHDL编程] VHDLtraining

说明：软件式的VHDL学习工具，能帮助你更好的掌握VHDL的应用-VHDL-based software, learning tools, can help you better grasp the application of VHDL
<zhu> 在 2024-10-12 上传 | 大小：3946496 | 下载：0

[VHDL编程] DE0_Usermanual

说明：Altera de0 开发板的使用指南，论述了DE2开发板所有配套实例的使用方法-Altera de0 development board user guide discusses the DE2 development board to use all the matching instances
<Hurley> 在 2024-10-12 上传 | 大小：3947520 | 下载：0

[VHDL编程] eda-2009

说明：9600波特率的串行口VHDL接收和发送模块，两个模块既可以单独使用。-VHDL 9600 baud serial port receive and transmit modules, two modules can be used alone.
<shaobingxin> 在 2024-10-12 上传 | 大小：3947520 | 下载：0

[VHDL编程] SigCylCPU

说明：单周期cpu的设计实现在VHDL中的verilog中实现。 -Design and implementation of single-cycle cpu in VHDL to implement the verilog.
<钟金成> 在 2024-10-12 上传 | 大小：3954688 | 下载：0

[VHDL编程] TIMER1

说明：TIMER-1 : 定时器上溢。 TIMER-2 : 强置输出模式。 TIMER-3 : 输出比较模式。 TIMER-4 : PWM1模式。 TIMER-5 : 输入捕获模式(结果硬件仿真观察)。 TIMER-6 : PWM输入模式。 TIMER-7 : 单脉冲模式。 TIMER-8 : TIMER2作为TIMER3的分频器,即TIMER3的时钟由TIMER2提供。 TIMER-9 : TIMER2使能T
<陈立> 在 2024-10-12 上传 | 大小：3952640 | 下载：0

[VHDL编程] juanji_3_3

说明：自己写的3*3的高斯卷积模板，用Verilog在ISE上写的-Write your own 3x3 Gaussian convolution mask, using Verilog write on the ISE
<刘恒建> 在 2024-10-12 上传 | 大小：3945472 | 下载：0

[VHDL编程] 18_uart

说明：FPGA串口通信，可以实现高速通讯，具有良好的模块说明-FPGA serial communication
<丁高林> 在 2024-10-12 上传 | 大小：3950592 | 下载：0

[VHDL编程] VGA

说明：FPGA简单VGA彩条显示程序驱动程序640*480-FPGA simple VGA color display Driver 640* 480
<李丽> 在 2024-10-12 上传 | 大小：3945472 | 下载：0

[VHDL编程] 21d_ask_tz

说明：数字信号形式实现模拟2ASK的调制解调功能（模拟信号抽样量化以正弦波载波形式输出）-2ASK digital signal form of analog modulation and demodulation functions (quantized analog output signal is sampled in the form of a sine wave carrier)
<张健> 在 2024-10-12 上传 | 大小：3951616 | 下载：0

[VHDL编程] elevator_fpga

说明：使用FPGA模拟的三层电梯，可以实现模拟开关门、上下行操作，通过LED灯显示电梯所在层数以及上下行状态-elevator fpga
<qpudn96> 在 2024-10-12 上传 | 大小：3949568 | 下载：0

[VHDL编程] asyn_fifo2

说明：采用Verilog语言，使用FPGA内部IP核FIFO模块，实现串口的传输-Using Verilog language, the use of FPGA IP core internal FIFO module, serial data transmission
<杨增健> 在 2024-10-12 上传 | 大小：3945472 | 下载：0