资源列表

« 1 2 ... .29 .30 .31 .32 .33 3834.35 .36 .37 .38 .39 ... 4311 »

[VHDL编程Uart

说明:使用verilog语言实现FPGA与计算机串口的通信,包括clk分频,uart顶层文件,rx,tx。使用verilog-FPGA serial port to communicate with the computer, including the speed choose, uart top file, rx, tx. Use Verilog
<chen> 在 2024-11-17 上传 | 大小:5kb | 下载:0

[VHDL编程FM_T

说明:一个简单的FM调制模块,FM发射,用Verilog编写,基于Xilinx SPARTAN6 XC6LX9开发-A simple FM modulation modules for FM transmitter, using Verilog prepared, based on XILINX SPARTAN6 XC6LX9 Development
<郭永峰> 在 2024-11-17 上传 | 大小:1.15mb | 下载:0

[VHDL编程pll

说明:一个基于FPGA的载波同步环的设计,开发语言Verilog,开发工具ISE 14.7,可用于FM接收机中,典型SDR项目-An FPGA-based carrier synchronization loop design, development language Verilog, development tools ISE 14.7, FM receivers can be used, typically SDR project
<郭永峰> 在 2024-11-17 上传 | 大小:2.17mb | 下载:0

[VHDL编程DACteste

说明:Running a test on a DAC via verilog
<Alain> 在 2024-11-17 上传 | 大小:157kb | 下载:0

[VHDL编程uart19200

说明:uart串并转换bps19200 pra-uwr write_trige rxclk recv_finish clk 50MHz ref 25Mhz when bps=19200
<王进才> 在 2024-11-17 上传 | 大小:2kb | 下载:0

[VHDL编程siluqiangdaqi_FPGA_Quartus-II

说明:实现四路抢答,电路具有第一抢答信号的鉴别和锁存功能,在主持人将复位按钮按下后开始抢答,并用EDA实训仪上的八段数码管显示抢答者的序号,同时扬声器发出“嘟嘟”的响声,并维持3秒钟,此时电路自锁,不再接受其他选手的抢答信号。 一个计分电路,每组在开始时设置为100分,抢答后由主持人计分,答对一次加10分,答错一次减10分。 设计一个犯规电路,对提前抢答和超时抢答者鸣喇叭示警,并显示犯规的组别序号。-Achieve four answ
<俞少迪> 在 2024-11-17 上传 | 大小:1004kb | 下载:0

[VHDL编程RTS

说明:state machine example for fpga in vhdl
<napon> 在 2024-11-17 上传 | 大小:3.61mb | 下载:0

[VHDL编程VHDL-slide-part4

说明:a good FPGA and VHDL tutorial course slides ,part4
<ss> 在 2024-11-17 上传 | 大小:559kb | 下载:0

[VHDL编程VHDL-slide-part5

说明:a good FPGA and VHDL tutorial course slides ,part5
<ss> 在 2024-11-17 上传 | 大小:1.11mb | 下载:0

[VHDL编程VHDL-slide-part6

说明:a good FPGA and VHDL tutorial course slides ,part6
<ss> 在 2024-11-17 上传 | 大小:378kb | 下载:0

[VHDL编程nios2_fpga

说明:Altera nios2 proj example
<nribeiro> 在 2024-11-17 上传 | 大小:1.33mb | 下载:0

[VHDL编程timeclk

说明:数字时钟数码管显示时分秒,每一个小时蜂鸣器响2秒,课程设计,验证通过-Digital clock digital display minutes and seconds, every hour the buzzer 2 seconds, curriculum design, verification by
<董君> 在 2024-11-17 上传 | 大小:646kb | 下载:0
« 1 2 ... .29 .30 .31 .32 .33 3834.35 .36 .37 .38 .39 ... 4311 »

源码中国 www.ymcn.org