[VHDL编程] fifo_pipeline_booth_multiplier

说明：fifo_pipeline_modified_booth_multiplier一个使用FIFO的Booth乘法器，并且使用了流水线描述方式，本程序给予verilog 语言-fifo_pipeline_modified_booth_multiplier, a booth multiplier using pipeline technology in verilog HDL language
<谷雨> 在 2025-04-24 上传 | 大小：3kb | 下载：0

[VHDL编程] pipeline_lut_multiplier

说明：pipeline_lut_multiplier, 一个使用查找表实现的流水线乘法器，本程序使用verilog HDL language 语言编写-pipeline_lut_multiplier ，a multiplier based on look up tablets ,and it is programing in verilog language
<谷雨> 在 2025-04-24 上传 | 大小：5kb | 下载：0

[VHDL编程] pipeline_streamlined_divider

说明：pipeline_streamlined_divider, 一个流水线的除法器，使用Verilog HDL语言编写-pipeline_streamlined_divider， a divider using pipeline technology in verilog HDL language
<谷雨> 在 2025-04-24 上传 | 大小：3kb | 下载：0

[VHDL编程] fifo

说明：FIFO FSM Implementation
<mt> 在 2025-04-24 上传 | 大小：1kb | 下载：0

[VHDL编程] RS_232_Test

说明：this file is a driver for rs-232 protocol. tx and rx. working for as uart protocol
<mohsen> 在 2025-04-24 上传 | 大小：2kb | 下载：0

[VHDL编程] sorter_block

说明：this is a code for a sorter block. read data a RAM and sort them. then write data in RAM-this is a code for a sorter block. read data a RAM and sort them. then write data in RAM
<mohsen> 在 2025-04-24 上传 | 大小：5kb | 下载：0

[VHDL编程] ALU

说明：Arithmetic and Logic Unit
<Sandeep> 在 2025-04-24 上传 | 大小：62kb | 下载：0

[VHDL编程] Blocking-Nonblocking

说明：blocking and non blocking statement in verilog example.
<Sandeep> 在 2025-04-24 上传 | 大小：57kb | 下载：0

[VHDL编程] cymometer

说明：频率计，用于对一个未知频率的周期信号进行频率测量，在1s 内对信号周期进行计数，得到周期信号的频率。- Frequency meter, for an unknown frequency of the periodic signal frequency measurement, in 1s signal cycle counts, to obtain the frequency of the periodic signal.
<赵健> 在 2025-04-24 上传 | 大小：3kb | 下载：0

[VHDL编程] FSM

说明：序列检测器，采用有限状态机实现，检测特定序列“101011”- Sequence detector, finite state machine, detection of a specific sequence 101011
<赵健> 在 2025-04-24 上传 | 大小：1kb | 下载：0

[VHDL编程] Synchronous

说明：同步加法计数器，采用D触发器实现的二进制计数器-Synchronous adding counters, D flip-flop implemented using binary counter
<赵健> 在 2025-04-24 上传 | 大小：1kb | 下载：0

[VHDL编程] ren_gen

说明：xilinx vhdl code for random number generator and prime number check. it can be used for cryptography
<chandrapal singh> 在 2025-04-24 上传 | 大小：5.75mb | 下载：0