[VHDL编程] sorter_block

说明：this is a code for a sorter block. read data a RAM and sort them. then write data in RAM-this is a code for a sorter block. read data a RAM and sort them. then write data in RAM
<mohsen> 在 2024-11-18 上传 | 大小：5kb | 下载：0

[VHDL编程] ALU

说明：Arithmetic and Logic Unit
<Sandeep> 在 2024-11-18 上传 | 大小：62kb | 下载：0

[VHDL编程] Blocking-Nonblocking

说明：blocking and non blocking statement in verilog example.
<Sandeep> 在 2024-11-18 上传 | 大小：57kb | 下载：0

[VHDL编程] cymometer

说明：频率计，用于对一个未知频率的周期信号进行频率测量，在1s 内对信号周期进行计数，得到周期信号的频率。- Frequency meter, for an unknown frequency of the periodic signal frequency measurement, in 1s signal cycle counts, to obtain the frequency of the periodic signal.
<赵健> 在 2024-11-18 上传 | 大小：3kb | 下载：0

[VHDL编程] FSM

说明：序列检测器，采用有限状态机实现，检测特定序列“101011”- Sequence detector, finite state machine, detection of a specific sequence 101011
<赵健> 在 2024-11-18 上传 | 大小：1kb | 下载：0

[VHDL编程] Synchronous

说明：同步加法计数器，采用D触发器实现的二进制计数器-Synchronous adding counters, D flip-flop implemented using binary counter
<赵健> 在 2024-11-18 上传 | 大小：1kb | 下载：0

[VHDL编程] ren_gen

说明：xilinx vhdl code for random number generator and prime number check. it can be used for cryptography
<chandrapal singh> 在 2024-11-18 上传 | 大小：5.75mb | 下载：0

[VHDL编程] Asynchronous

说明：异步加法计数器，采用D触发器实现的二进制计数器-Asynchronous adding counter using D flip-flop to achieve binary counter
<赵健> 在 2024-11-18 上传 | 大小：1kb | 下载：0

[VHDL编程] water_led

说明：Verilog语言编写，在FPGA 上实现流水灯。-Verilog language to achieve water lights on the FPGA.
<陈图桓> 在 2024-11-18 上传 | 大小：973kb | 下载：0

[VHDL编程] Mojo-FSM

说明：Finit state machine proce-Finit state machine process
<Sat> 在 2024-11-18 上传 | 大小：265kb | 下载：0

[VHDL编程] sell-machine

说明：verilog sell machine 通过robei和vivado设计的建议xilinx测试程序，有助于学习vivado和fpga-verilog vivado xilinx
<Cht> 在 2024-11-18 上传 | 大小：666kb | 下载：0

[VHDL编程] fenpin

说明：对m序列进行2ASK调制 包含分频器 m序列发生器 正弦信号发生器 二路选择器4个模块-process m sequence with 2Ask includes frequency divider, m sequence generator, sine signal generator and MUX
<changquan> 在 2024-11-18 上传 | 大小：1.14mb | 下载：0