[VHDL编程] ppv2

说明：pipeline流水线用MIPS实现，用的是verilog。解决流水线的各种冲突。-pipeline pipeline with MIPS implementation, using verilog. Resolve conflicts pipeline.
<勿苛刻> 在 2024-11-18 上传 | 大小：4.79mb | 下载：0

[VHDL编程] cf_ad9129_ebz_edk_14_4_2013_03_12.tar

说明：FPGA+DDS+DAC,ADI参考设计-verification of AD9129-EVB based on FPGA
<木子> 在 2024-11-18 上传 | 大小：24kb | 下载：0

[VHDL编程] shumaguan

说明：七段数码管驱动，在DE2开发板上通过拨动开关输入数字，在数码管中显示-Seven-segment LED driver, the DE2 board to enter numbers by toggle switch in the digital tube display
<李西平> 在 2024-11-18 上传 | 大小：280kb | 下载：0

[VHDL编程] step_motor_fenpin

说明：步进电机驱动，采用Verilog语言分频法设计，可实现一直转动。-Stepper motor drive, using Verilog language crossover method designed to achieve has been rotated.
<李西平> 在 2024-11-18 上传 | 大小：430kb | 下载：0

[VHDL编程] DA_TLC5615s-Voltage-on-Digital-tube

说明：使用10位串行DA芯片TLC5615将数字信号转换为模拟信号，开发板DA芯片VDD=5V,VREF=3.3V 计算公式：Vout=VREF*(N/1024) N为10位二进制码 最后使用开发板上AD芯片TLC549将电压显示于数码管上-use 10 serial DA TLC5615 and display on digital tube
<作家> 在 2024-11-18 上传 | 大小：1.89mb | 下载：0

[VHDL编程] DA_TLC5615_breath-led

说明：使用10位串行DA芯片TLC5615将数字信号转换为模拟信号，开发板DA芯片VDD=5V,VREF=3.3V 计算公式：Vout=VREF*(N/1024) N为10位二进制码 ** 操作过程：根据需求，在程序改变10位二进制数，在DA芯片的Vout脚输出相应电压-breath led
<作家> 在 2024-11-18 上传 | 大小：529kb | 下载：0

[VHDL编程] ZZ

说明：基于VHDL硬件描述语言，对CPSK调制的信号进行解调-cpsk feichanghaoyong nizijimanmankan
<王立志> 在 2024-11-18 上传 | 大小：1kb | 下载：0

[VHDL编程] test

说明：基于FPGA的数字秒表（数码管扫描）程序。 平台：quartusII 15.0-FPGA-based digital stopwatch (digital scan) program. Platform: quartusII 15.0
<陈明威> 在 2024-11-18 上传 | 大小：3.46mb | 下载：0

[VHDL编程] FIFO

说明：该代码为FIFO代码，编译环境为Quartus/Xilinx,语言为VerilogHDL-The code for the FIFO code, compile environment Quartus/Xilinx, language VerilogHDL
<韩劭纯> 在 2024-11-18 上传 | 大小：2kb | 下载：0

[VHDL编程] 03_key_detect_1

说明：该程序为按键防抖程序，编译环境为Quartus/Xilinx，使用语言为VerilogHDL-The program for key stabilization program, the compiler environment Quartus/Xilinx, use language VerilogHDL
<韩劭纯> 在 2024-11-18 上传 | 大小：5.15mb | 下载：0

[VHDL编程] 07_number_mod

说明：该程序为数码管程序，编译环境为Quartus/Xilinx，使用语言为VerilogHDL-The program for the digital program, the compiler environment Quartus/Xilinx, use language VerilogHDL
<韩劭纯> 在 2024-11-18 上传 | 大小：5.66mb | 下载：0

[VHDL编程] 16_buzzer

说明：该程序为蜂鸣器程序，编译环境为Quartus/Xilinx，使用语言为VerilogHDL-The program for the buzzer, compiler environment for Quartus/Xilinx, use language VerilogHDL
<韩劭纯> 在 2024-11-18 上传 | 大小：5.55mb | 下载：0