[VHDL编程] CPLD_PCIE20140613

说明：本CPLD程序是针对PLX8311的PCIE局部总线状态机程序，可以实现基于PCIE X1的数据通讯，在实际项目中应用通过-The CPLD Program for PLX8311 the PCIE local bus state program, can be achieved based PCIE X1 data communication, in the actual project application by
<不再犹豫> 在 2025-04-24 上传 | 大小：244kb | 下载：0

[VHDL编程] led_shift

说明：在xilinx的ISE上写的LED灯移动的verilog程序-a verilog code for led-shifting which writed with ise 14.2
<xyx> 在 2025-04-24 上传 | 大小：1.43mb | 下载：0

[VHDL编程] Verilog-language-in-ASIC-design

说明：Inout bidirectional port programming based on Verilog language in ASIC design
<刘权> 在 2025-04-24 上传 | 大小：346kb | 下载：0

[VHDL编程] E_watch

说明：一款电子表芯片，能够能够显示年月日，星期，并且实现闰年的自动调整。-An electronic table chip that can be able to display the date, day of week, and automatic adjustment for leap year.
<林九一> 在 2025-04-24 上传 | 大小：2kb | 下载：0

[VHDL编程] BKM

说明：设计一个11位巴克码序列峰值检测器，巴克码序列为11’b 11100010010。要求 能够检测巴克码序列峰值； 在存在1bits错误情况下，能够检测巴克码序列峰值。 写出测试仿真程序-Design of a 11 Barker code sequence peak detector, Barker code sequence 11 b 11100010010. Claim Barker code sequence ca
<林九一> 在 2025-04-24 上传 | 大小：1kb | 下载：0

[VHDL编程] count

说明：能实现秒分频的计数器,调用元器件，用VHDL语言编写-To achieve second frequency division counter，Calls components, written in VHDL language
<许静惠> 在 2025-04-24 上传 | 大小：683kb | 下载：0

[VHDL编程] adder_32bits

说明：采用“进位选择加法”技术设计32位加法器 Verilog语言编写-32 bit adder
<鸽> 在 2025-04-24 上传 | 大小：211kb | 下载：0

[VHDL编程] cach

说明：LEON2中cach部分VHDL代码 需要完整的请联系我-LEON2 VHDL code
<盼> 在 2025-04-24 上传 | 大小：18kb | 下载：0

[VHDL编程] verilog-code-style-specification

说明：企业用verilog代码风格规范 本规范规定了IC设计项目开发过程中VerilogHDL源代码的编写总则、要求及模板文件。-Enterprises with verilog code style guide for the preparation of this specification General IC design project development process VerilogHDL source code, re
<> 在 2025-04-24 上传 | 大小：2.03mb | 下载：0

[VHDL编程] 138

说明：基于FPGA的138译码器的实现，可以实现对应的3线8线译码器的功能，适合初学者使用。-138 decoder based on FPGA implementation can be achieved corresponding 3 line 8 line decoder function, suitable for beginners to use.
<黄兴> 在 2025-04-24 上传 | 大小：563kb | 下载：0

[VHDL编程] project_1

说明：使用fpga实现mips处理器代码verilog-Use Code verilog fpga realize mips processor
<ssssssdfs> 在 2025-04-24 上传 | 大小：17.1mb | 下载：0

[VHDL编程] mig_7series_v1_9

说明：DDR3控制器源码，针对XilinxFPGA的DDR3控制器的源码，已经验证通过。-DDR3 Controller，complete DDR3 controll，have pass verificaion.
<李> 在 2025-04-24 上传 | 大小：33.97mb | 下载：0