[VHDL编程] mdio_slave_interface

说明：Management Data Input/Output Interfaces, or MDIO, are specified in the IEEE 802.3 standard. Their primary application is to provide a Serial Management Interface (SMI) to transfer management data between an Ethernet Me
<sherry> 在 2024-10-14 上传 | 大小：5120 | 下载：0

[VHDL编程] hdb3

说明：使用FPGA将伪随机码转换成DHB3吗，及解码HDB3码-encode and decode hdb3 using verilog HDL
<杨洪吉> 在 2024-10-14 上传 | 大小：578560 | 下载：0

[VHDL编程] sin_quartus9.0

说明：用Verilog实现不同相位的正弦波波形输出，使用到ROM查表方式，对不同相位的地址进行合成后查表得到不同相位的正弦波。-Implementation of Sine wave output with different phase.
<俞少迪> 在 2024-10-14 上传 | 大小：4234240 | 下载：0

[VHDL编程] code

说明：把MII接口接收的4比特并行数据转换为8比特的并行数据输出。-convert 4 bit data to 8 bit data
<李娜> 在 2024-10-14 上传 | 大小：2048 | 下载：0

[VHDL编程] code

说明：A、B两串行数据转换为并行数据，然后进入加法器模块，进行相加输出。-A, B two serial data is converted to parallel data, and then enter the adder module, add the output.
<李娜> 在 2024-10-14 上传 | 大小：4096 | 下载：0

[VHDL编程] code

说明：7位表决器，实现投票选择结果呈现； 减法器编码。-7 bit voting machine, realize the voting choice results present the encoding.
<李娜> 在 2024-10-14 上传 | 大小：1024 | 下载：0

[VHDL编程] code

说明：动态扫描键盘，然后把按键结果显示在LCD上，相关使用去抖功能-Dynamic scan keyboard, and then the key results are displayed on the LCD, the use of the shake function
<李娜> 在 2024-10-14 上传 | 大小：1024 | 下载：0

[VHDL编程] code

说明：经典电路设计（华为） 以及设计电路约束文件（华为）-Classical circuit design (HUAWEI) and the design of the circuit constraint file (HUAWEI)
<李娜> 在 2024-10-14 上传 | 大小：368640 | 下载：0

[VHDL编程] saopin_saveV2

说明：在FPGA中利用DDS的原理实现了扫频功能并使用高速的AD采集数据，同时完成了数字峰值检波，并配合高速DA实现数据的输出-Use DDS principle in the FPGA to achieve the sweep function and use of high-speed data acquisition AD, while the completion of the digital peak detection, and
<刘军> 在 2024-10-14 上传 | 大小：12529664 | 下载：0

[VHDL编程] ADS8509

说明：FPGA驱动高输入电压范围的ADS8509芯片，采样范围广，适合前端大信号处理-FPGA drive a high input voltage range ADS8509 chip, sampling a wide range, suitable for large front-end signal processing
<刘军> 在 2024-10-14 上传 | 大小：2003968 | 下载：0

[VHDL编程] DAC902_model

说明：用verilog写的12位并口DAC902 模块。可在FPGA上运行-Written in verilog 12 parallel DAC902 module.Can be run on the FPGA
<吴添杨> 在 2024-10-14 上传 | 大小：105472 | 下载：0

[VHDL编程] segled

说明：数码管fpga Verilog HDL代码-Digital fpga Verilog HDL Code
<林坤城> 在 2024-10-14 上传 | 大小：443392 | 下载：0