[VHDL编程] aes

说明：contains AES doc with code in Verilog
<sravs> 在 2024-11-20 上传 | 大小：939kb | 下载：0

[VHDL编程] spi1

说明：使用verilog语言编写的实现cpld EPM570与EEPROM的SPI通信-Using verilog language to achieve cpld EPM570 SPI communication with the EEPROM
<LJL> 在 2024-11-20 上传 | 大小：2kb | 下载：0

[VHDL编程] multifuctional-digital-clock

说明：多功能数字钟，万年历，可显示时间，年月日，闹钟，功能十分强大，在DE0上通过-Multifunction digital clock, calendar, you can display the time, date, alarm clock, is very powerful in the DE0 by
<张宏广> 在 2024-11-20 上传 | 大小：9.83mb | 下载：0

[VHDL编程] clock

说明：多功能数字钟，具有调时校时，整点报时，闹铃及其设定等功能，可直接下载到DE0开发板上-verilog clock
<silcret> 在 2024-11-20 上传 | 大小：177kb | 下载：0

[VHDL编程] yz

说明：LCD字符控制显示器设计，显示学号和姓名-Character LCD control display design, student number and name display
<苏黎世> 在 2024-11-20 上传 | 大小：493kb | 下载：0

[VHDL编程] top_FFT

说明：128k点流水FFT算法的IP核设计，顶层文件，一共13级流水-128k-point FFT algorithm running water IP core design, top-level file, a total of 13 water
<徐天伟> 在 2024-11-20 上传 | 大小：2kb | 下载：0

[VHDL编程] butterfly

说明：FFT模块里的蝶形运算单元，需要用到加法器，减法器，二选一选择器-FFT module of butterflies, need to use an adder, a subtracter, a second election selector
<徐天伟> 在 2024-11-20 上传 | 大小：2kb | 下载：0

[VHDL编程] complexMul

说明：复数乘法器，利用ISE里的float IP核，实现了32位复数的乘法-Complex multiplier, using the ISE in the float IP core to achieve the 32 complex multiplications
<徐天伟> 在 2024-11-20 上传 | 大小：1kb | 下载：0

[VHDL编程] complexadder

说明：32位复数加法器，利用ISE里的float IP核-32 complex adder, using the ISE in the float IP core
<徐天伟> 在 2024-11-20 上传 | 大小：1kb | 下载：0

[VHDL编程] acc

说明：This code has function to accumulate
<Thinh> 在 2024-11-20 上传 | 大小：1kb | 下载：0

[VHDL编程] rrc

说明：This code implement rrc filter
<Thinh> 在 2024-11-20 上传 | 大小：1kb | 下载：0

[VHDL编程] addsub

说明：This code implement add or sub between 2 number
<Thinh> 在 2024-11-20 上传 | 大小：1kb | 下载：0