资源列表
[VHDL编程] NIOS2float
说明：NIOS II中计算浮点数乘除法的函数，可以极大地缩短浮点数运算的执行时间。-Floating-point multiplication and division of functions computed NIOS II, can greatly shorten the execution time of floating point operations.<> 在 2024-11-20 上传 | 大小：4kb | 下载：0
[VHDL编程] sequence-detector
说明：3比特的任意二值序列检测器，Quartus 10.0+modelsim 6.5SE联仿真报告形式-3 bits of arbitrary binary sequence detector,simulation with Quartus 10.0+ modelsim 6.5SE，report forms<dailanfeng> 在 2024-11-20 上传 | 大小：88kb | 下载：0
[VHDL编程] Programmable-filter-design
说明：程控滤波器设计，Quartus 10.0+modelsim 6.5SE联仿真报告形式-Programmable filter design,simulation with Quartus 10.0+ modelsim 6.5SE ， reports<dailanfeng> 在 2024-11-20 上传 | 大小：242kb | 下载：0
[VHDL编程] Digital-frequency-meter
说明：数字频率计 ，Quartus 10.0+modelsim 6.5SE联仿真报告形式-Digital frequency meter,simulation with Quartus 10.0+ modelsim 6.5SE ，reports。<dailanfeng> 在 2024-11-20 上传 | 大小：271kb | 下载：0
[VHDL编程] display-circuit
说明：计数显示电路 ，Quartus 10.0+modelsim 6.5SE联仿真报告形式-Counter display circuit,simulation with Quartus 10.0+ modelsim 6.5SE， reports<dailanfeng> 在 2024-11-20 上传 | 大小：240kb | 下载：0
[VHDL编程] detector-(1110010)
说明：序列检测器（1110010）设计 ，Quartus 10.0+modelsim 6.5SE联仿真报告形式-Sequence Detector (1110010) designs, simulation with Quartus 10.0+ modelsim 6.5SE ， reports<dailanfeng> 在 2024-11-20 上传 | 大小：160kb | 下载：0
[VHDL编程] sencond_counter
说明：在ise14.7开发环境下，用Verilog编写的秒表程序，其中通过状态机实现数码管的动态显示-In ise14.7 development environment, using Verilog prepared stopwatch program in which the state machine implementation through dynamic digital tube display<喻国芳> 在 2024-11-20 上传 | 大小：53kb | 下载：0
[VHDL编程] VHDL-qiangdaqi
说明：VHDL语言实现的抢答器功能，源码和原理图都包含在文件内，可以直接在FPGA上运行。-The VHDL Responder function, source code and schematics are included in the file, you can run directly on the FPGA.<程序猿> 在 2024-11-20 上传 | 大小：914kb | 下载：0