[VHDL编程] adc0809

说明：1、用状态机设计A/D转换器ADC0809的采样控制电路，并在数码管上显示转换结果； 2、设置有复位和启动/保持开关，要求 ⑴ 复位开关用来使A/D转换器复位，并做好A/D转换准备； ⑵ 启动/保持开关用来控制A/D转换器开始连续转换或停止转换保持结果，即按一下启动/保持开关，启动A/D转换器开始转换，再按一下启/停开关，停止转换并保持结果。 3、采用Verilog HDL语言设计符合上述功能要求的控制电路。-1, wi
<YINJIE> 在 2024-11-20 上传 | 大小：106kb | 下载：0

[VHDL编程] decoder

说明：学习使用结构描述方法（层次设计），设计4位二进制计数器7段数码显示译码器；学习和掌握模块例化语句应用。-Learn to use the structure described methods (hierarchical design), design 4 binary counter 7-segment display decoder learn and master module instantiation statement a
<YINJIE> 在 2024-11-20 上传 | 大小：99kb | 下载：0

[VHDL编程] jc1101

说明：用状态机实现序列检测器的设计，了解有限状态机的设计与应用。-With a state machine sequence detector design, understand the design and application of finite state machines.
<YINJIE> 在 2024-11-20 上传 | 大小：195kb | 下载：0

[VHDL编程] mux2_1

说明：利用QuartusⅡ完成2选1多路选择器的文本编辑输入和仿真测试等步骤，给出仿真波形。-Use QuartusⅡ completed 2-to-1 multiplexer input text editing and simulation testing and other steps, given the simulation waveform.
<YINJIE> 在 2024-11-20 上传 | 大小：282kb | 下载：0

[VHDL编程] pwm_8.7

说明：基于verilog产生多路PWM波形。频率、脉宽可调。带有延时-Based verilog generate multiple PWM waveform.
<汪杰> 在 2024-11-20 上传 | 大小：1.63mb | 下载：0

[VHDL编程] part1

说明：LAB 1 - Part 1 DE0 VHDL Tutorial
<Jonatas> 在 2024-11-20 上传 | 大小：1.23mb | 下载：0

[VHDL编程] uart

说明：通过CPLD，可以进行和电脑的串口通讯。-By CPLD, and computers can be serial communication.
<Bill > 在 2024-11-20 上传 | 大小：119kb | 下载：0

[VHDL编程] paralleladder

说明：This a verilog source code for parallel adder-This is a verilog source code for parallel adder
<yaqub> 在 2024-11-20 上传 | 大小：44kb | 下载：0

[VHDL编程] barrelshifter

说明：Here is barrel shifter source code with verilog language
<yaqub> 在 2024-11-20 上传 | 大小：169kb | 下载：0

[VHDL编程] Counter1s

说明：counter number one to nine after 1s-counter number one to nine after 1s
<hai> 在 2024-11-20 上传 | 大小：307kb | 下载：0

[VHDL编程] FSM

说明：lap trinh FSM may trang thai
<hai> 在 2024-11-20 上传 | 大小：229kb | 下载：0

[VHDL编程] Proj_AND_V1

说明：Basic vhdl code for and gate logic.
<John> 在 2024-11-20 上传 | 大小：204kb | 下载：0