资源列表

« 1 2 ... .52 .53 .54 .55 .56 3657.58 .59 .60 .61 .62 ... 4310 »

[VHDL编程jc1101

说明:用状态机实现序列检测器的设计,了解有限状态机的设计与应用。-With a state machine sequence detector design, understand the design and application of finite state machines.
<YINJIE> 在 2025-05-01 上传 | 大小:195kb | 下载:0

[VHDL编程mux2_1

说明:利用QuartusⅡ完成2选1多路选择器的文本编辑输入和仿真测试等步骤,给出仿真波形。-Use QuartusⅡ completed 2-to-1 multiplexer input text editing and simulation testing and other steps, given the simulation waveform.
<YINJIE> 在 2025-05-01 上传 | 大小:282kb | 下载:0

[VHDL编程pwm_8.7

说明:基于verilog产生多路PWM波形。频率、脉宽可调。带有延时-Based verilog generate multiple PWM waveform.
<汪杰> 在 2025-05-01 上传 | 大小:1.63mb | 下载:0

[VHDL编程part1

说明:LAB 1 - Part 1 DE0 VHDL Tutorial
<Jonatas> 在 2025-05-01 上传 | 大小:1.23mb | 下载:0

[VHDL编程uart

说明:通过CPLD,可以进行和电脑的串口通讯。-By CPLD, and computers can be serial communication.
<Bill > 在 2025-05-01 上传 | 大小:119kb | 下载:0

[VHDL编程paralleladder

说明:This a verilog source code for parallel adder-This is a verilog source code for parallel adder
<yaqub> 在 2025-05-01 上传 | 大小:44kb | 下载:0

[VHDL编程barrelshifter

说明:Here is barrel shifter source code with verilog language
<yaqub> 在 2025-05-01 上传 | 大小:169kb | 下载:0

[VHDL编程Counter1s

说明:counter number one to nine after 1s-counter number one to nine after 1s
<hai> 在 2025-05-01 上传 | 大小:307kb | 下载:0

[VHDL编程FSM

说明:lap trinh FSM may trang thai
<hai> 在 2025-05-01 上传 | 大小:229kb | 下载:0

[VHDL编程Decoder

说明:decoder 3 to 8 verilog
<hai> 在 2025-05-01 上传 | 大小:226kb | 下载:0

[VHDL编程DieuKhienLed

说明:dieu khien led DE2-70
<hai> 在 2025-05-01 上传 | 大小:323kb | 下载:0

[VHDL编程Proj_AND_V1

说明:Basic vhdl code for and gate logic.
<John> 在 2025-05-01 上传 | 大小:204kb | 下载:0
« 1 2 ... .52 .53 .54 .55 .56 3657.58 .59 .60 .61 .62 ... 4310 »

源码中国 www.ymcn.org