资源列表

« 1 2 ... .57 .58 .59 .60 .61 3662.63 .64 .65 .66 .67 ... 4310 »

[VHDL编程agc_gen

说明:AGC(自动增益放大) Verilog代码 设计可以参考-AGC (automatic gain control) can refer to the Verilog code design
<ying> 在 2025-05-01 上传 | 大小:1kb | 下载:0

[VHDL编程agc_gen2

说明:AGC(自动增益放大) Verilog代码 设计可以参考 第二部分-AGC (automatic gain control) can refer to the Verilog code design
<ying> 在 2025-05-01 上传 | 大小:2kb | 下载:0

[VHDL编程Affichage_VGA

说明:Display image via VGA port in FPGA bord
<karim> 在 2025-05-01 上传 | 大小:3.28mb | 下载:0

[VHDL编程FPGA-Implementation

说明:Interleaving with error correction
<karim> 在 2025-05-01 上传 | 大小:314kb | 下载:0

[VHDL编程entrelacement-vhdl

说明:VHDL Implementation Interleaver
<karim> 在 2025-05-01 上传 | 大小:552kb | 下载:0

[VHDL编程verilog

说明:vivado的led灯的学习程序,有兴趣学习soc的可以下载-the program for vivado study on SOC
<fishman> 在 2025-05-01 上传 | 大小:20kb | 下载:0

[VHDL编程FPGA--uart

说明:FPGA串口通信源码,通过Verilog来实现功能,新手可以参考下-FPGA uart
<郭晓旭> 在 2025-05-01 上传 | 大小:486kb | 下载:0

[VHDL编程FPGA--example

说明:一些有价值的FPGA例子,大家可以参考一下。VHDL-fpga example
<郭晓旭> 在 2025-05-01 上传 | 大小:1.22mb | 下载:0

[VHDL编程counterdiv

说明:用D触发器组成2分频电路,并对时钟进行计数-2-div frequency using D flip-flop circuit.
<lu> 在 2025-05-01 上传 | 大小:1kb | 下载:0

[VHDL编程EX3_LED

说明:完成LED的自加功能,里面包含完整的说明和测试文件-Complete self-plus-function LED, which contains complete instructions and test files
<蔡润泽> 在 2025-05-01 上传 | 大小:3.07mb | 下载:0

[VHDL编程EX4-DA_TLC5615

说明:主要实现AD转换模块的驱动,包括AD的测试模块。-The main driver to achieve AD conversion module, including AD test modules
<蔡润泽> 在 2025-05-01 上传 | 大小:3.24mb | 下载:0

[VHDL编程txmit

说明:uart设计,发送模块,无校验位。先输出一个低电平的起始位,然后从低到高输出8个数据位,接着是可选的奇偶校验位(这里没有),最后是高电平的停止位。-uart design, transmit module, no parity. First output of the start bit of a low level, and low to high output 8 data bits, then the optional pari
<Luke> 在 2025-05-01 上传 | 大小:1kb | 下载:0
« 1 2 ... .57 .58 .59 .60 .61 3662.63 .64 .65 .66 .67 ... 4310 »

源码中国 www.ymcn.org