[VHDL编程] DDR_SDRAM

说明：DDR_SDRAM的fpga实现，内有编写文档及代码，适合FPGA进阶的同学参考学习-DDR_SDRAM fpga implementation, documentation and code written inside, suitable for those students to learn advanced FPGA
<uodsi> 在 2025-02-01 上传 | 大小：353kb | 下载：0

[VHDL编程] viterbi_hard

说明：(2,1,3)卷积码编码，硬判决译码；编码是matlab语言，译码是verilog语言-(2,1,3) convolutional code encoding, hard decision decoding coding is matlab language, decoding is verilog language
<刘星麟> 在 2025-02-01 上传 | 大小：1.55mb | 下载：0

[VHDL编程] viterbi_soft

说明：(2,1,3)卷积码编码，软判决译码；matlab语言编码；verilog语言译码；-(2,1,3) convolutional code encoding, soft-decision decoding matlab coding verilog decoder
<刘星麟> 在 2025-02-01 上传 | 大小：1.99mb | 下载：0

[VHDL编程] step_motor

说明：简单的步进电机转速控制及用七段数码管显示转数的veirlog源程序，适合新手使用 -Simple stepper motor speed control and a seven-segment LED displays the number of revolutions veirlog source, suitable for novices to use
<李璨旭> 在 2025-02-01 上传 | 大小：1.02mb | 下载：0

[VHDL编程] LCD12864

说明：基于FPGA 的显示汉字和字符的Veirlog DHL语言的我懂程序-Veirlog DHL 12864
<尤勇健> 在 2025-02-01 上传 | 大小：3.79mb | 下载：0

[VHDL编程] 0-9999

说明：基于FPGA 的数码管显示字符的Veirlog DHL语言的启动程序-FPGA Veirlog DHL shumaguan
<尤勇健> 在 2025-02-01 上传 | 大小：1.56mb | 下载：0

[VHDL编程] EPM240-entry-based-on-experiments

说明：基于 EPM240的入门实验，总共有13个小实验和代码，希望对有需要的朋友有帮助-EPM240 entry based on experiments, a total of 13 small experimental and code, and they hope to help a friend in need
<王凌> 在 2025-02-01 上传 | 大小：2.65mb | 下载：0

[VHDL编程] adc

说明：基于vhdl语言的adc调试程序，程序可移植性强，经过实际检测正确-Based on the adc vhdl language debugger, program portability, right after the actual testing
<郭悦> 在 2025-02-01 上传 | 大小：2kb | 下载：0

[VHDL编程] saomiao

说明：基于vhdl语言的数码管动态扫描显示程序代码，同时加有数码管闪烁，超欠量程的led灯显示报警附加动能-Vhdl language-based digital control of dynamic scanning display program code, while adding a digital tube flashes, over and under range of led lights display alarm addit
<郭悦> 在 2025-02-01 上传 | 大小：1kb | 下载：0

[VHDL编程] lcd_at_nios_qii_part

说明：实现了一个简易的数码相框，采用sopc技术里面包含了很多的驱动。-Implements a simple digital photo fr a me
<> 在 2025-02-01 上传 | 大小：1.71mb | 下载：0

[VHDL编程] dds

说明：一个dds信号发生器，独创之处是采用1/4压缩技术减小rom的开销从而给提高精度留出空间-A dds signal generator, the original is the use of the 1/4 compression technology reduces the cost of rom thus leaving room to improve the precision
<千岛龙崎> 在 2025-02-01 上传 | 大小：124kb | 下载：0

[VHDL编程] Button_LED

说明：It s button_LED code,Verilog for MaxV,-Verilog for MaxV
<阿源> 在 2025-02-01 上传 | 大小：270kb | 下载：0