[VHDL编程] adc_ads7842

说明：由system verilog编写的adc_ads7842的驱动模拟程序-Adc_ads7842 verilog prepared by the driving simulator
<pyc> 在 2025-04-24 上传 | 大小：8kb | 下载：0

[VHDL编程] shumaguan

说明：verilog 写的，基于CPLD 的数码管实验，输入端是430单片机，cpld做了38译码器和8位所存-verilog written CPLD-based digital tube experiments, the input is 430 single, cpld made 38 decoder and 8 kept
<王晓磊> 在 2025-04-24 上传 | 大小：156kb | 下载：0

[VHDL编程] VHDL_ReversibleCounter

说明：可逆计数器(两位十六进制,以十进制方式显示即从00,01数到14,15然后00,01再到根据10hz晶振(低频都可选,视板子情况而定)作为时间脉冲计数,rst键可以重置(清零 )计数器,drct键选择加法计数还是减法计数.-2-bit-Hexadecimal Reversible Counter(decimal display)
<杨联开> 在 2025-04-24 上传 | 大小：1kb | 下载：0

[VHDL编程] Alarm_Microblaze_ASM

说明：A Alarm system writed in Assembly to use on a Microblaze VHDL project.
<Gabriel> 在 2025-04-24 上传 | 大小：273kb | 下载：0

[VHDL编程] dds_again

说明：基于FPGA的DDS。可以产生三种波形：正弦，方波，三角波。频率分辨率0.012Hz。频率从0至25MHz任意可调。-FPGA-based DDS. Can produce three waveforms: sine, square, triangle wave. Frequency resolution 0.012Hz. Frequency is adjustable from 0 to 25MHz.
<王志瑞> 在 2025-04-24 上传 | 大小：1.46mb | 下载：0

[VHDL编程] MyFrequencyDesign

说明：基于单片机msp430和cpld的高精度频率计。测频范围为0至20MHz。误差在万分之一。可以测量0至100KHz周期，脉宽。-Msp430 microcontroller-based and cpld precision frequency meter. Frequency measurement range of 0 to 20MHz. Error in a million. Can measure 0 to 100KHz cycl
<王志瑞> 在 2025-04-24 上传 | 大小：850kb | 下载：0

[VHDL编程] rng

说明：wishbone规格下的rng代码的实现，自己编写顶层模块可以在modelsim下实现仿真-wishbone rng specifications under the implementation of the code, you can write your own top-level module under modelsim for simulation
<孙晓明> 在 2025-04-24 上传 | 大小：2kb | 下载：0

[VHDL编程] ltc1068

说明：ltc1068简易数控滤波器（1k-20kHz）verilog-ltc1068 Simple NC filter (1k-20kHz) verilog
<文杰> 在 2025-04-24 上传 | 大小：1.71mb | 下载：0

[VHDL编程] Xilinx-stacked-silicon-interconnect-technology.zi

说明：Xilinx stacked silicon interconnect technology Xilinx stacked silicon interconnect technology
<陈华峰> 在 2025-04-24 上传 | 大小：675kb | 下载：0

[VHDL编程] SmartFusion2-Data-sheet-

说明：SmartFusion2 Data sheet SmartFusion2 Data sheet -SmartFusion2 Data sheet SmartFusion2 Data sheet SmartFusion2 Data sheet
<陈华峰> 在 2025-04-24 上传 | 大小：3.15mb | 下载：0

[VHDL编程] AdderSustract

说明：Adder-Substracter 4bits This code allows you add four bits variables or substract four bits variables. Include adder module, sbstracter module and mux2-1 module. -Adder-Substracter 4bits This code allows you add fou
<dokuro> 在 2025-04-24 上传 | 大小：96kb | 下载：0

[VHDL编程] Twobits-Adder

说明：Two bits Adder, this code allows add two bits variables using switches of FPGA, the result is shown in seven segments display. Include seven segments decoder module. The program was verified using BASYS 2 FPGA.
<dokuro> 在 2025-04-24 上传 | 大小：50kb | 下载：0