资源列表
[VHDL编程] CoreFIR_RTL-3.0
说明:actelIP核 的fircore Core Generator – Executable File Outputs Run-Time Library (RTL) Code and Testbench Based on Input Parameters – Self-Checking – Executable Tests Generated Output against Algorithm • Dist<睿宸> 在 2025-02-01 上传 | 大小:1mb | 下载:0
[VHDL编程] stopwatch-VHDL
说明:自己用VHDL语言写的一个秒表程序,包括秒,分秒和百分秒。有程序说明和VHDL代码,一看就懂-Own use VHDL language used to write a stopwatch program, including the seconds, minutes and seconds and hundredths of a second. There descr iption of the procedures and VHDL<conley> 在 2025-02-01 上传 | 大小:179kb | 下载:0
[VHDL编程] verilog1024fft
说明:1024点的fft快速傅立叶变换verilog代码-1024 point fft verilog code for Fast Fourier Transform<俞佳宝> 在 2025-02-01 上传 | 大小:37kb | 下载:0