[VHDL编程] Verilog_seg7

说明：Quartus的原理图和.v文件混合输入编程-The mixed input method of schematic File and Verilog HDL File for Quartus II
<杨勇> 在 2025-02-01 上传 | 大小：2.89mb | 下载：0

[VHDL编程] temp

说明：用fpga/cpld驱动温度传感器lm75，用数码管显示温度-With fpga/cpld drive temperature sensor lm75, with digital display temperature
<刘慧忠> 在 2025-02-01 上传 | 大小：234kb | 下载：0

[VHDL编程] CRC

说明：CRC 8bit for bus monitor
<郭涛> 在 2025-02-01 上传 | 大小：1kb | 下载：0

[VHDL编程] CRC.vhd

说明：CRC 8bit for bus monitor
<郭涛> 在 2025-02-01 上传 | 大小：1kb | 下载：0

[VHDL编程] zuoye2

说明：主要编写了一组二进制数据通过根升余弦滤波器后的波形，但并没有使用ISE内部的FIR滤波器内核，该程序相当于编写了一个根升余弦滤波器。-Mainly prepared a set of binary data through the root raised cosine filter waveform after, but did not use the ISE internal FIR filter kernel, the progra
<林源> 在 2025-02-01 上传 | 大小：3.56mb | 下载：0

[VHDL编程] sinwave

说明：使用verilog hdl语言编程正弦波信号，能仿真出结果-Can use verilog HDL language programming sine wave signal, the simulation results
<hxj> 在 2025-02-01 上传 | 大小：4.09mb | 下载：0

[VHDL编程] QPSK_DSSS

说明：该程序使用verilog语言，编写了QPSK-DSSS系统的发端，主要模块包括对同相分量和正交分量的扩频，通过根升余弦滤波器，以及与载波相乘等模块。-The program uses the verilog language, written QPSK-DSSS system, the originator, the main modules include in-phase and quadrature components of t
<林源> 在 2025-02-01 上传 | 大小：6.66mb | 下载：0

[VHDL编程] i2c_core

说明：i2c ip core support slave and master mode
<bell> 在 2025-02-01 上传 | 大小：1.19mb | 下载：0

[VHDL编程] xinhaoyuan

说明：DDS产生多种波形信号发生器，包括正弦波，三角波，方波，锯齿波。运行于Altera Cyclone FPGA平台。-DDS signal generator generates a variety of waveforms including sine, triangle wave, square wave, sawtooth wave. Running on Altera Cyclone FPGA platform.
<qiao> 在 2025-02-01 上传 | 大小：60kb | 下载：0

[VHDL编程] 2fsk_0516

说明：运行于Altera Cyclone FPGA平台,基于DDS原理的FSK信号发生器，可产生FSK信号-Running on Altera Cyclone FPGA platform, based on the principle of DDS FSK signal generator for FSK signal
<qiao> 在 2025-02-01 上传 | 大小：321kb | 下载：0

[VHDL编程] MOTO3--bujin

说明：运行于Altera Cyclone FPGA平台,顶层为原理图方式，模块由VHDL编写的步进电机驱动程序。-Running on Altera Cyclone FPGA platform, the top of the schematic way, module consists of VHDL stepper motor driver.
<qiao> 在 2025-02-01 上传 | 大小：1.39mb | 下载：1

[VHDL编程] MOTO3--zhiliu

说明：运行于Altera Cyclone FPGA平台,顶层为原理图方式，模块由VHDL编写的直流电机驱动程序。-Running on Altera Cyclone FPGA platform, the top of the schematic way, the module VHDL prepared by the DC motor driver.
<qiao> 在 2025-02-01 上传 | 大小：1.3mb | 下载：1