[VHDL编程] bit4_8

说明：用verilog语言编写的串口通信程序， 可以和下位机其他串口通信，控制8位继电器的开关-Using verilog language serial communication program, and slave other serial communications, control eight relay switches
<张思文> 在 2025-02-01 上传 | 大小：418kb | 下载：0

[VHDL编程] chenyu--chengxu

说明：用verilog语言编写的串口通信程序,可以作为一个地址选择控制器使用，实现和不同的串口设备通信-Using verilog language serial communication program, can be used as an address selection controller, implementation and communication of different serial devices
<张思文> 在 2025-02-01 上传 | 大小：473kb | 下载：0

[VHDL编程] terasic

说明：台湾友晶科技大多数开发板光盘资料下载地址，Altera部分ftp地址，非常实用的。友晶有网站中，需要注册个账号登陆进去才可以下载，在友晶中国大陆与其他国家和地区账号是分开的，两个地方都可以注册，都可以登陆进去-Terasic and Altera download site address
<高> 在 2025-02-01 上传 | 大小：1kb | 下载：0

[VHDL编程] VGA-LCD

说明：FPGA的VGA和LCD显示，用VHDL语言实现-FPGA VGA and LCD display, with VHDL
<胡俊杰> 在 2025-02-01 上传 | 大小：164kb | 下载：0

[VHDL编程] UART

说明：实现了FPGA和PC之间通过串口相互通信-Achieve a FPGA and PC via the serial port to communicate with each
<胡俊杰> 在 2025-02-01 上传 | 大小：155kb | 下载：0

[VHDL编程] LCD12864

说明：LCD12864液晶的驱动程序，能显示一幅图片和汉字字母哦，代码风格灵活易懂，非常难得-LCD12864 LCD driver that can display a picture and characters letters Oh, flexible and easy to understand code style, and very rare
<xiaokai> 在 2025-02-01 上传 | 大小：6.34mb | 下载：0

[VHDL编程] iic_com

说明：iic代码verilog，如果有什么特别的问题，请加593283938，详细交流-iic verilog
<陈建明> 在 2025-02-01 上传 | 大小：2kb | 下载：0

[VHDL编程] full

说明：Basic full adder in dataflow model
<madhanmohan> 在 2025-02-01 上传 | 大小：226kb | 下载：0

[VHDL编程] 1024_768VGA

说明：可实现两路1024*768的vga彩条显示-Can achieve two-way 1024* 768 vga color bar display
<刘鹏> 在 2025-02-01 上传 | 大小：8.44mb | 下载：0

[VHDL编程] no_ip_core_eth

说明：没有使用三速以台湾IP核实现以太网数据的接收-Taiwan did not use three-speed Ethernet IP core data reception
<刘鹏> 在 2025-02-01 上传 | 大小：4.67mb | 下载：0

[VHDL编程] RESPONGDER_ZJDD(6.28)

说明：实现思路多功能抢答器，基于FPGA开发板上的VHDL语言设计，主要功能有在抢答和回答倒计时内四个选手按键进行抢答，由主持人按键进行抢答开始和结束；附加有回答问题，在LCD12864上显示问题答案及各组分数等。-Realization of ideas multifunction Responder, FPGA-based development board of the VHDL language design, the main fe
<宁静> 在 2025-02-01 上传 | 大小：2.04mb | 下载：0

[VHDL编程] proj1

说明： 在Xilinx的ISE下用VHDL实现的3-8线译码器。-In the Xilinx ISE implementation using VHDL 3-8 line decoder.
<张航> 在 2025-02-01 上传 | 大小：151kb | 下载：0