[VHDL编程] clockend

说明：基于QuartusII开发环境，Cyclone III开发板的VerilogHDL多功能数字钟程序。可实现24小时计时，手动校时，闹钟，整点报时功能。分频模块在仿真和烧写是需要改变。-QuartusII based development environment, Cyclone III development board VerilogHDL multifunction digital clock procedures. Can ac
<wickyfan> 在 2025-02-01 上传 | 大小：1.85mb | 下载：0

[VHDL编程] dds_double_new

说明：FPGA用verilog语言编写的 dds程序，两路输出，频率可调，相位可调，输出波形可调-FPGA using verilog language dds program, two outputs, adjustable frequency, phase adjustable, adjustable output waveform
<李巍> 在 2025-02-01 上传 | 大小：4.41mb | 下载：0

[VHDL编程] temperature

说明：DS 18B20的VerilogHDL驱动程序-DS 18B20 driver' s VerilogHDL
<刘大> 在 2025-02-01 上传 | 大小：366kb | 下载：0

[VHDL编程] Experiment09

说明：verilog语言编写的FPGA驱动VGA的程序，经过测试-FPGA using verilog language VGA driver program, using the development platform for quartus 11.0
<李巍> 在 2025-02-01 上传 | 大小：2.73mb | 下载：0

[VHDL编程] spi-dac-with-spartan-3e-fpga

说明：DAC details has been given for FPGA
<chandra> 在 2025-02-01 上传 | 大小：562kb | 下载：0

[VHDL编程] CODING

说明：VHDL CODE FOR LDPC CODES
<nanch> 在 2025-02-01 上传 | 大小：37kb | 下载：0

[VHDL编程] VGASWITCHPICTURE

说明：Verilog语言编写，VGA显示图片自动切换程序。图片显示为哆啦a梦的多幅图片切换。通过字符显示图像。-Verilog language, VGA display picture automatically switching program. Pictures appear as a dream duo toggle multiple images. Through the character display images.
<windy> 在 2025-02-01 上传 | 大小：4.2mb | 下载：0

[VHDL编程] SIN

说明：使用rom生成sin曲线，VHDL实验课上做的实验，适合初学者。-Sin curve generated using the rom, VHDL experimental class to do the experiment, suitable for beginners.
<haby> 在 2025-02-01 上传 | 大小：431kb | 下载：0

[VHDL编程] qiangdaqi

说明：四人抢答器，　有4组抢答，系统开始后进入抢答状态，抢答开始后20秒倒计时，20秒倒计时后无人抢答显示超时，发出报警信号；当有一路抢答按键按下，该路抢答信号将其余各路抢答信号封锁，同时铃声响起，显示该路抢答台号；一轮结束后按复位键将所有状态复位。-Four Responder, Responder has four groups, the system begins to enter the answer in the state, be
<haby> 在 2025-02-01 上传 | 大小：349kb | 下载：0

[VHDL编程] jiaotongdeng

说明：交通灯，模拟显示十字路口两个方向的交通通行情况。两个方向均用红、黄、绿灯指示实际状态。用LED同时显示两个方向状态的时间。时间计数方式为倒计数方式。技术参数为绿(红)50秒、黄(红)5秒、红(绿)30秒和红(黄)5秒。-Traffic lights, crossroads analog display case crossings in both directions. In both directions with red, yell
<haby> 在 2025-02-01 上传 | 大小：63kb | 下载：0

[VHDL编程] JIAFA_4

说明：加法器，采用流水线技术设计四级加法器，VHDL实验-Adder, four pipelined adder technical design, VHDL test
<haby> 在 2025-02-01 上传 | 大小：115kb | 下载：0

[VHDL编程] LED

说明：xilinx V6板卡上的根据时钟的LED流水灯程序，包括chipscope的时序提取模块，已在在V6上验证通过-xilinx V6 under the clock on the board LED light water procedures, including the timing chipscope extraction module has been verified through on the V6
<于慧斌> 在 2025-02-01 上传 | 大小：1.45mb | 下载：0