[VHDL编程] DS18B20

说明：DS1302Z 读取和设置RTC，时间显示在数码管 在FPGA上实现。课正常使用-[DS1302Z]: read and set the RTC, the time displayed on the digital implemented on FPGA. Lesson normal use
<建宇> 在 2025-02-01 上传 | 大小：818kb | 下载：0

[VHDL编程] DS1302Z_RTC

说明：10_RTC[DS1302Z] ：读取和设置RTC，时间显示在数码管 自己试验，课直接使用-10_RTC [DS1302Z]: read and set the RTC, the time displayed on the digital test their own, direct use of classes
<建宇> 在 2025-02-01 上传 | 大小：779kb | 下载：0

[VHDL编程] TLC5615_1k

说明：进阶实验_12_DA[TLC5615]_1：通过DA输出正弦波，频率1KHz-Advanced experimental _12_DA [TLC5615] _1: By DA output sine wave, frequency 1KHz
<建宇> 在 2025-02-01 上传 | 大小：3.16mb | 下载：0

[VHDL编程] FPGASPI

说明：FPGA SPI 主要模块全部涵盖 时序解释 与DSP通信-FPGA SPI Timing interpretation covering all main modules communicate with the DSP
<yangtaoli> 在 2025-02-01 上传 | 大小：420kb | 下载：0

[VHDL编程] Experiment-37-verilog-program

说明：本文收集了37个利用verilog语言编写的实验程序-This collection of 37 using the experimental procedure verilog language
<文彬> 在 2025-02-01 上传 | 大小：43kb | 下载：0

[VHDL编程] TLC5615_1-10k

说明：进阶实验_13_DA[TLC5615]_2：通过DA输出方波，频率可调，1K~10KHz，步进1K-Advanced experimental _13_DA [TLC5615] _2: By DA output square wave, frequency adjustable, 1K ~ 10KHz, stepping 1K
<建宇> 在 2025-02-01 上传 | 大小：727kb | 下载：0

[VHDL编程] PWM

说明：FPGA产生PWM波控制小车，Verilog语言编写，实现简单的正、反、停控制-FPGA generate PWM wave to control the car, Verilog language, to achieve a simple positive and negative, stop control
<姜敏敏> 在 2025-02-01 上传 | 大小：266kb | 下载：0

[VHDL编程] Verilog-by-zhouligong

说明：周立功verilog精华资料，是学习FPGA编程的很好资料。-Zhou, who verilog essence of information, learning good information FPGA programming.
<> 在 2025-02-01 上传 | 大小：459kb | 下载：0

[VHDL编程] verilog-learning-of-HuaWei

说明：华为公司学习verilog的资料，绝密资料，想学习verilog编程，想学习FPGA，想以后进华为公司的都可以看看。-Huawei learning verilog information, confidential information, want to learn verilog programming, want to learn FPGA, think later into the Huawei can see.
<> 在 2025-02-01 上传 | 大小：272kb | 下载：0

[VHDL编程] sale22222222

说明：fpga verilog语言写的自动售货机-fpga verilog language written vending machine
<汤旭> 在 2025-02-01 上传 | 大小：394kb | 下载：0

[VHDL编程] lcd1602

说明：FPGA控制1602显示，内含vegilog程序-FPGA control 1602, the program includes vegilog
<bodao> 在 2025-02-01 上传 | 大小：551kb | 下载：0

[VHDL编程] DDS

说明：FPGA产生DDS，未使用IP核，内含VERILOG程序-FPGA generates DDS, unused IP core, containing VERILOG program
<bodao> 在 2025-02-01 上传 | 大小：572kb | 下载：0