资源列表

« 1 2 ... .11 .12 .13 .14 .15 3216.17 .18 .19 .20 .21 ... 4311 »

[VHDL编程nios.ii

说明:NIOSII开发例程源码包括spi,dma,PIO等-NIOSII development routine source code, including SPI, DMA, PIO, etc.
<kmtian> 在 2025-02-04 上传 | 大小:13.35mb | 下载:0

[VHDL编程daima

说明:Verilog HDL应用程序设计实例代码-Verilog HDL
<> 在 2025-02-04 上传 | 大小:141kb | 下载:0

[VHDL编程barrelshift

说明:8-bit parametric barrel shifter
<Taffy> 在 2025-02-04 上传 | 大小:1kb | 下载:0

[VHDL编程DDS

说明:实现DDS功能,可生成频率可调,相位可调,幅值可调的正弦波。-DDS function, you can generate a frequency tunable, phase adjustable, adjustable amplitude of the sine wave.
<铁宁力> 在 2025-02-04 上传 | 大小:3.36mb | 下载:0

[VHDL编程ALU

说明:8-bit unsigned, 16 operations(arithmetic and logic).
<Taffy> 在 2025-02-04 上传 | 大小:1kb | 下载:0

[VHDL编程Shifter

说明:Modified 4-bit SISO shift register. Reset value 1101.
<Taffy> 在 2025-02-04 上传 | 大小:2kb | 下载:0

[VHDL编程LED_RUN

说明:8位跑马灯 verilog代码设计----基于QUATUS II 开发环境,使用与verilog代码入门学员-8 bit Verilog code design---- QUATUS II-based development environment, using Verilog code entry students
<zhukunshun> 在 2025-02-04 上传 | 大小:93kb | 下载:0

[VHDL编程chaoqianadd6

说明:用VHDL设计的超前六位加法器,实现六位二进制数的加法操作。-Adder VHDL design ahead of six, six binary addition operation.
<陈峰> 在 2025-02-04 上传 | 大小:1kb | 下载:0

[VHDL编程chufa

说明:用VHDL设计的四位除法器,可以实现四位二进制数的除法操作-Four divider with VHDL design, you can achieve the four binary division operation
<陈峰> 在 2025-02-04 上传 | 大小:1kb | 下载:0

[VHDL编程johnson

说明:johnson计数一个比较高级的跑马灯可以控制灯的方向-Johnson count is a more advanced Marquee can control the direction of the light
<廊桥拾梦> 在 2025-02-04 上传 | 大小:382kb | 下载:0

[VHDL编程open_free_list_latest.tar

说明:Its a code for authentication to a memory related topic of the ddr series in the line to achive desired output
<partydecode> 在 2025-02-04 上传 | 大小:8kb | 下载:0

[VHDL编程sys_rst

说明:一个pll和系统复位系统,通用的都可以用-A PLL and system reset, general can be used
<廊桥拾梦> 在 2025-02-04 上传 | 大小:2.42mb | 下载:0
« 1 2 ... .11 .12 .13 .14 .15 3216.17 .18 .19 .20 .21 ... 4311 »

源码中国 www.ymcn.org