资源列表

« 1 2 ... .10 .11 .12 .13 .14 3215.16 .17 .18 .19 .20 ... 4311 »

[VHDL编程tequantongxuejiaocheng1

说明:本教程是特权同学写的里面包含了FPGA设计中一些经验的分享,有基础的可以看看。-This tutorial is privileged students to write which contains some experience to share, based FPGA design.
<lai> 在 2025-02-04 上传 | 大小:28.01mb | 下载:0

[VHDL编程verilog_rs232_rx_tx

说明:fpga中verilog实现的rs232串口收发逻辑,基础入门,参考学习串口收发-FPGA in Verilog implementation RS232 serial port transceiver logic, based on entry, refer to the study serial transceiver
<fan> 在 2025-02-04 上传 | 大小:6kb | 下载:0

[VHDL编程FPGA_I2C_Verilog

说明:fpga上用verilog HDL实现的I2C协议,逻辑编写清晰正确,值得新手借鉴-FPGA on the use the verilog HDL implementation of the I2C protocol, logical write clear and correct, worth novice reference
<fan> 在 2025-02-04 上传 | 大小:7kb | 下载:0

[VHDL编程ddr_verilog

说明:verilog HDL语言实现在FPGA上控制DDR的逻辑,方法简单易懂,适合新手参考-Verilog HDL language on FPGA control DDR logical, simple to understand for novice reference
<fan> 在 2025-02-04 上传 | 大小:18kb | 下载:0

[VHDL编程ddr_kongzhiqi

说明:fpga上用verilog HDL实现的ddr控制器,简单易懂,适合新手参考-FPGA on the use the verilog HDL implementation of the DDR controller, easy to understand, suitable for novice reference
<fan> 在 2025-02-04 上传 | 大小:18kb | 下载:0

[VHDL编程ChipScope_use

说明:xilinx chipscope的实用教程,步骤有图,一步步学习,简单实用-Xilinx chipscope practical tutorial, step diagram, a step-by-step learning simple and practical
<fan> 在 2025-02-04 上传 | 大小:2.15mb | 下载:0

[VHDL编程VERILOG-HDL-Study

说明:verilog HDL语言学习,讲解十分详细,初学提高都有帮助-Verilog HDL language learning, on the very detailed, beginner improve have helped
<fan> 在 2025-02-04 上传 | 大小:3.98mb | 下载:0

[VHDL编程FIFO

说明:三种同步方式实现的FIFO,verilog HDL,FPGA,更好理解FIFO-The three implemented synchronously FIFO, Verilog HDL, FPGA, a better understanding of the FIFO
<fan> 在 2025-02-04 上传 | 大小:8kb | 下载:0

[VHDL编程LAB3

说明:THAT IS SOLUTION FOR THE LAB OF DSD LAB 3
<linh> 在 2025-02-04 上传 | 大小:8kb | 下载:0

[VHDL编程lightgc

说明:verilog code for guide light
<rasoul> 在 2025-02-04 上传 | 大小:1kb | 下载:0

[VHDL编程smgxssm

说明:利用FPGA控制数码管,实现7位数码管的动态显示功能-The use of FPGA to control the digital 7 digital tube dynamic display function
<丁媛> 在 2025-02-04 上传 | 大小:386kb | 下载:0

[VHDL编程Verilog-UART

说明:功能:UART串口通讯实信实验 描述:本程序共四个模块 模块1:接收数据的波特率发生模块,接收模块在接收到下降沿时,通过标志位启 动该模块的波特率计数器,并在计数中返回一个采样标志位给接受模块, 通知接收模块采样; ---------------------------------------------------------------------- 模块2:数据接收模块,该模块一旦监测到数据输
<mrmu> 在 2025-02-04 上传 | 大小:16kb | 下载:0
« 1 2 ... .10 .11 .12 .13 .14 3215.16 .17 .18 .19 .20 ... 4311 »

源码中国 www.ymcn.org