资源列表

« 1 2 ... .11 .12 .13 .14 .15 3216.17 .18 .19 .20 .21 ... 4311 »

[VHDL编程uart16450

说明:uart 16450合集,xilin altera lattice-collection of uart controller 16450
<jhv> 在 2025-02-04 上传 | 大小:803kb | 下载:0

[VHDL编程serialports2

说明:使用verilog以及VHDL编写的将串口数据转换为32位并口数据,作为FPGA和DSP接口使用(DSP型号:6205)-Use verilog and VHDL will be prepared by a 32-bit serial data into parallel data, as the FPGA, and DSP interface (DSP Model: 6205)
<yaota> 在 2025-02-04 上传 | 大小:804kb | 下载:0

[VHDL编程232543

说明:FPGA Implementation of QFT based Controller for a Buck type DC-DC Power Converter and Comparison with Fractional and Integral Order PID Controllers
<Revathy> 在 2025-02-04 上传 | 大小:804kb | 下载:0

[VHDL编程cordic_verilogfiles

说明:Design of FFT on FPGA using VHDL
<joseph> 在 2025-02-04 上传 | 大小:803kb | 下载:0

[VHDL编程digital_clock

说明:verilog digital clock.四位 有计时器 有秒表 。是学生作业。 原创。 适合初步学习verilog的学生。 -verilog digital clock/4 bits/ up_down/stopwatch
<shisaiyu> 在 2025-02-04 上传 | 大小:803kb | 下载:0

[VHDL编程13-traffic

说明:这是一个成功的交通灯VHDL和Verilog源代码,已在DH-33001开发板上调试成功。-This is a successful traffic lights VHDL and Verilog source code, in the DH-33 001 development board debugging.
<hjs> 在 2025-02-04 上传 | 大小:804kb | 下载:0

[VHDL编程buzz_ise9migration

说明:TISH PROGRAM VHDL CODE -THHIS CODE GOD FOR DRIVE BUZER IN ISE
<mehdi> 在 2025-02-04 上传 | 大小:804kb | 下载:1

[VHDL编程vgaxianshi

说明:基于Verilog语言是VGA显示电路设计文件、顶层设计文件-Based on Verilog language VGA display circuit design file, the top-level design file
<lou> 在 2025-02-04 上传 | 大小:804kb | 下载:0

[VHDL编程CPU

说明:运用vhdl硬件描述语言在quartus II开发环境下独立设计与实现了基于精简指令集的五级流水线CPU的设计与实现。该流水CPU包括:取指模块,译码模块,执行模块,访存模块,写回模块,寄存器组模块,控制相关检测模块,Forwarding模块。该CPU在TEC-CA实验平台上运行,并且通过Debugcontroller软件进行单步调试,实验表明,该流水线CPU消除了控制相关、数据相关和结构相关。-Using vhdl hardware
<wang> 在 2025-02-04 上传 | 大小:803kb | 下载:0

[VHDL编程LCD_Driver_better

说明:this a characteristic 16x2 LCD Driver by VHDL-this is a characteristic 16x2 LCD Driver by VHDL
<micro_elec_90> 在 2025-02-04 上传 | 大小:802kb | 下载:0

[VHDL编程CacheFromScratchFinalWeek_ise12migration

说明:VHDL implementation of an 8-bit multilevel cache. Produces timing diagrams when run on a suitable IDE such as Xilinx.
<Josh> 在 2025-02-04 上传 | 大小:803kb | 下载:0

[VHDL编程LCD_ML605

说明:Motor speed controller using VHDL
<Msri> 在 2025-02-04 上传 | 大小:802kb | 下载:0
« 1 2 ... .11 .12 .13 .14 .15 3216.17 .18 .19 .20 .21 ... 4311 »

源码中国 www.ymcn.org