[VHDL编程] ATTEN_CPLD_INIT

说明：串行转并行，复位，并行转串行，通道选择，衰减信号，所有代码在一起-Serial to parallel, reset, parallel-to-serial channel selection, signal attenuation, all the code together
<王萌> 在 2025-02-04 上传 | 大小：8.01mb | 下载：0

[VHDL编程] shuaijian_FINAL

说明：一种基于计算机硬件的verilog程序，主要针对衰减信号，AD5543系列的芯片-A computer-based hardware Verilog procedures, mainly for signal attenuation, AD5543 chip
<王萌> 在 2025-02-04 上传 | 大小：252kb | 下载：0

[VHDL编程] fuwei

说明：复位算法，在不同芯片中，拷入芯片内的程序需要复位，因此本算法适合复位-Reset algorithm, chip program copyed into the chip needs to be reset, the algorithm is suitable for reset
<王萌> 在 2025-02-04 上传 | 大小：50kb | 下载：0

[VHDL编程] bingzhuanchuan

说明：并行转串行的另外一种算法，压缩包内拥有算法的说明，很有效的一种算法-An algorithm of parallel-to-serial another algorithm, compression algorithm package has, very effective
<王萌> 在 2025-02-04 上传 | 大小：393kb | 下载：0

[VHDL编程] 4.18

说明：verilog的测试工程，实现多种初学者必要的学习编写测试。非常好的菜鸟装备！-the verilog test engineering, beginners necessary to learn to write tests. Very rookie and equipment!
<大虫> 在 2025-02-04 上传 | 大小：1.6mb | 下载：0

[VHDL编程] clock

说明：用 Verilog HDL 设计一个多功能数字钟，包含以下主要功能： 1） 计时，时间以 24 小时制显示； 2） 校时； 3） 闹钟：设定闹钟时间，可利用 LED 闪烁作为闹钟提示； 4） 跑表：启动、停止； 5） 其他。-Using Verilog HDL design a multi-functional digital clock contains the following main functions:
<毛洋> 在 2025-02-04 上传 | 大小：1.18mb | 下载：0

[VHDL编程] ddr-sdram-control

说明：ddr sdram控制器的设计与验证，提供了一种极为可靠且简易的控制器设计方案。-DDR SDRAM controller design and verification, providing an extremely reliable and simple controller design.
<毛洋> 在 2025-02-04 上传 | 大小：751kb | 下载：0

[VHDL编程] isen

说明：基于FPGA设计工具Xilinx ISE 编写的程序代码 包含有计数器，状态转移码，交通灯，时序约束等程序-Program code written based on FPGA design tools Xilinx ISE includes procedures such as counters, state transition code, traffic lights, timing constraints
<chenjingjie> 在 2025-02-04 上传 | 大小：9.19mb | 下载：0

[VHDL编程] VHDL的八层电梯设计

说明：这是一个基于VHDL的八层电梯的完整源代码
<635218465@qq.com> 在 2013-04-26 上传 | 大小：76.5kb | 下载：0

[VHDL编程] uart

说明：基于FPGA实现串口程序，可以直接使用，觉得可靠-FPGA-based serial procedures, can be used directly, find it reliable
<zhao> 在 2025-02-04 上传 | 大小：268kb | 下载：0

[VHDL编程] pcixpci_corev702errfix

说明：Vhdl madule for pci core for altera design
<alexsandre> 在 2025-02-04 上传 | 大小：164kb | 下载：0

[VHDL编程] z80_latest.tar

说明：Vhdl design z80 for altera users
<alexsandre> 在 2025-02-04 上传 | 大小：1.77mb | 下载：0