资源列表

« 1 2 ... .96 .97 .98 .99 .00 3101.02 .03 .04 .05 .06 ... 4311 »

[VHDL编程TEXTIO_Import_txt_Matlab

说明:将FPGA设计仿真结果数据写入到txt记事本中,然后通过Matlab读取txt中的数据并显示图像-write the FPGA simulation result data into textbook,and read these data from textbook and display image in Matlab
<王文华> 在 2025-02-06 上传 | 大小:1kb | 下载:0

[VHDL编程Xilinx_DLL

说明:Xilinx_FPGA的时钟产生模块,对应Xilinx公司Virtex、Virtex-E等比较低端的器件。能够产生2倍频和级联4倍频-generate 2X clock and 4X clock in low-end Xilinx FPGA devices
<王文华> 在 2025-02-06 上传 | 大小:2kb | 下载:0

[VHDL编程UART_Universal

说明:基于FPGA逻辑单元设计的通用异步串行接口设计UART,波特率参数化,模块分解易懂易上手-General UART Design based on FPGA logic
<王文华> 在 2025-02-06 上传 | 大小:19kb | 下载:0

[VHDL编程freq_counter

说明:vhdl编写的数字频率计,可用三个频段选择,Quartus II 8.1上测试通过-the frequence counter by VHDL,compiled by Quartus II
<侯松岩> 在 2025-02-06 上传 | 大小:8.47mb | 下载:0

[VHDL编程liushuideng

说明:利用system generator生成的流水灯verilog代码,matlab的model文件也在其中。在spartan3A上验证通过-The verilog code system generator to generate light water Matlab model file also. Spartan3A on validation by
<侯松岩> 在 2025-02-06 上传 | 大小:494kb | 下载:0

[VHDL编程jingdaqi

说明:VHDL编写的一个题目竞答器。在quartus II上验证通过,并且在altera的FPGA上实现-VHDL to write a topic quizzes. Validation through quartus II, and altera the FPGA
<侯松岩> 在 2025-02-06 上传 | 大小:6.07mb | 下载:0

[VHDL编程firOK

说明:一个已经经过验证正确的数字滤波器源码,希望大家喜欢-One has been proven correct digital filter source code, hope you like! !
<zhang> 在 2025-02-06 上传 | 大小:1005kb | 下载:0

[VHDL编程nonsythasizable8pointfft

说明:A Fast Fourier Transform(FFT) is an efficient algorithm for calculating the discrete Fourier transform of a set of data. A DFT basically decomposes a set of data in time domain into different frequency components. DFT is
<krishna> 在 2025-02-06 上传 | 大小:12kb | 下载:0

[VHDL编程100vhdl

说明:用vhdl语言学习100例,适合硬件编程的初级学者。-The vhdl language learning 100 cases suitable hardware programming junior scholars.
<Jiangchao Yao> 在 2025-02-06 上传 | 大小:16.34mb | 下载:0

[VHDL编程126

说明:vhdl implementation about wavelet transform
<saravanababu> 在 2025-02-06 上传 | 大小:133kb | 下载:0

[VHDL编程64

说明:利用FPGA实现的脉宽测试技术,基于VHDL,测试误差为时钟周期-FPGA implementation of pulse-width test clock cycle technology, based on VHDL, test error
<时浩东> 在 2025-02-06 上传 | 大小:266kb | 下载:0

[VHDL编程booth_multiplier

说明:从google上下载到的booth乘法器-booth multiplier
<徐云川> 在 2025-02-06 上传 | 大小:91kb | 下载:0
« 1 2 ... .96 .97 .98 .99 .00 3101.02 .03 .04 .05 .06 ... 4311 »

源码中国 www.ymcn.org